Интел

|для данных | | | | |

|и 16K – для| | | | |

|инструкций)| | | | |

|, что вдвое| | | | |

|больше, чем| | | | |

|у | | | | |

|процессора | | | | |

|Pentium | | | | |

|Pro. Кэш | | | | |

|второго | | | | |

|уровня L2 | | | | |

|имеет код | | | | |

|коррекции | | | | |

|ошибок | | | | |

|(ECC), | | | | |

|увеличивающ| | | | |

|ий | | | | |

|надежность | | | | |

|и | | | | |

|целостность| | | | |

|данных при | | | | |

|использован| | | | |

|ии в одно- | | | | |

|и | | | | |

|двухпроцесс| | | | |

|орных | | | | |

|серверных | | | | |

|системах. | | | | |

|Основными | | | | |

|конструктив| | | | |

|ными | | | | |

|особенностя| | | | |

|ми | | | | |

|процессора | | | | |

|являются: | | | | |

|Архитектура| | | | |

|Двойной | | | | |

|Независимой| | | | |

|Шины | | | | |

|Технология | | | | |

|Intel MMХ | | | | |

|Динамическо| | | | |

|е | | | | |

|исполнение | | | | |

| | | | | |

|Картридж с | | | | |

|односторонн| | | | |

|им | | | | |

|контактом | | | | |

|(S.E.C.) | | | | |

|Теперь | | | | |

|немного | | | | |

|подробнее. | | | | |

|Архитектура| | | | |

|двойной | | | | |

|независимой| | | | |

|шины, | | | | |

|снимающая | | | | |

|многие | | | | |

|проблемы | | | | |

|пропускной | | | | |

|способности| | | | |

|современных| | | | |

|компьютерны| | | | |

|х платформ,| | | | |

|была | | | | |

|разработана| | | | |

|фирмой | | | | |

|Intel для | | | | |

|удовлетворе| | | | |

|ния | | | | |

|запросов | | | | |

|современных| | | | |

|прикладных | | | | |

|программ, а| | | | |

|также для | | | | |

|обеспечения| | | | |

|возможности| | | | |

|дальнейшего| | | | |

|развития | | | | |

|новых | | | | |

|поколений | | | | |

|процессоров| | | | |

|. Дело в | | | | |

|том, что с | | | | |

|ростом | | | | |

|частоты | | | | |

|тактировани| | | | |

|я | | | | |

|процессорно| | | | |

|го ядра | | | | |

|необходимо | | | | |

|повышать | | | | |

|производите| | | | |

|льность | | | | |

|системной | | | | |

|шины и | | | | |

|частоты | | | | |

|шины в | | | | |

|66MHz | | | | |

|недостаточн| | | | |

|о для | | | | |

|обслуживани| | | | |

|я запросов | | | | |

|процессора.| | | | |

|Впервые | | | | |

|архитектура| | | | |

|двойной | | | | |

|независимой| | | | |

|шины была | | | | |

|применена в| | | | |

|процессоре | | | | |

|Pentium Pro| | | | |

|с тактовыми| | | | |

|частотами | | | | |

|300MHz, | | | | |

|теперь же | | | | |

|она | | | | |

|становится | | | | |

|обычным | | | | |

|явлением | | | | |

|для | | | | |

|процессорах| | | | |

|PII. | | | | |

|Наличие | | | | |

|двух | | | | |

|независимых| | | | |

|шин дает | | | | |

|возможность| | | | |

|процессору | | | | |

|получать | | | | |

|доступ к | | | | |

|данным, | | | | |

|передающимс| | | | |

|я по любой | | | | |

|из шин | | | | |

|одновременн| | | | |

|о и | | | | |

|параллельно| | | | |

|, в отличие| | | | |

|от | | | | |

|последовате| | | | |

|льного | | | | |

|механизма, | | | | |

|характерног| | | | |

|о для | | | | |

|систем с | | | | |

|одной | | | | |

|шиной. | | | | |

|Механизм | | | | |

|работы | | | | |

|двойной | | | | |

|последовате| | | | |

|льной шины:| | | | |

|архитектура| | | | |

|двойной | | | | |

|последовате| | | | |

|льной шины | | | | |

|использует | | | | |

|две шины: | | | | |

|"шину кэша | | | | |

|2-го | | | | |

|уровня", | | | | |

|связывающую| | | | |

|ядро с | | | | |

|кешем L2 и | | | | |

|"системную | | | | |

|шину", | | | | |

|связывающую| | | | |

|процессор с| | | | |

|оперативной| | | | |

|памятью, а | | | | |

|процессор | | | | |

|может | | | | |

|использоват| | | | |

|ь обе шины | | | | |

|одновременн| | | | |

|о. Данный | | | | |

|подход | | | | |

|более чем в| | | | |

|3 раза | | | | |

|ускоряет | | | | |

|работу кэша| | | | |

|2-го уровня| | | | |

|процессора | | | | |

|PII с | | | | |

|тактовой | | | | |

|частотой до| | | | |

|400 МГц, по| | | | |

|сравнению с| | | | |

|процессором| | | | |

|Pentium. С | | | | |

|увеличением| | | | |

|тактовых | | | | |

|частот | | | | |

|процессоров| | | | |

|PII, будет | | | | |

|расти и | | | | |

|скорость | | | | |

|доступа к | | | | |

|кэшу L2. | | | | |

|Конвейер | | | | |

|системной | | | | |

|шины, | | | | |

|одновременн| | | | |

|о, | | | | |

|обеспечивае| | | | |

|т множество| | | | |

|взаимодейст| | | | |

|вий по | | | | |

|независимым| | | | |

|шинам (в | | | | |

|отличие от | | | | |

|одиночных | | | | |

|последовате| | | | |

|льных | | | | |

|транзакций | | | | |

|в Pentium | | | | |

|архитектуре| | | | |

|), | | | | |

|увеличивая | | | | |

|поток | | | | |

|информации | | | | |

|в системе | | | | |

|процессорно| | | | |

|го ядра и | | | | |

|существенно| | | | |

|повышая | | | | |

|общую | | | | |

|производите| | | | |

|льность. | | | | |

|Кроме того,| | | | |

|архитектура| | | | |

|двойной | | | | |

|независимой| | | | |

|шины | | | | |

|предусматри| | | | |

|вает | | | | |

|поддержку | | | | |

|перехода в | | | | |

|будущем | | | | |

|нынешних 66| | | | |

|и 100 МГц | | | | |

|системных | | | | |

|шин на | | | | |

|более | | | | |

|высокие | | | | |

|частоты. | | | | |

|Технология | | | | |

|Intel MMX | | | | |

|является | | | | |

|крупнейшим | | | | |

|достижением| | | | |

|Intel в | | | | |

|области | | | | |

|архитектуры| | | | |

|микропроцес| | | | |

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16