Разработка цифрового таймера

обзор промышленно выпускаемых клавиатур, наиболее приемлема конструкция

фирмы “TESLA” типа GP-8213.

[pic]

Конструкция представляет собой пластину из диэлектрического материала

(стеклотекстолит) на которой методом химического травления выполнены

контактные площадки. Пример такой площадки показан на рисунке (рис. ). Для

замыкания между собой этих контактов используется резиновый диск, на

который напылена тонкая пленка электропроводящего материала.

Диск приклеивается к резиновому основанию, которое исполняет роль пружины

(рис. ).

[pic]

При нажатии на клавишу контактный диск прижимается к металлическим

контактным площадкам и замыкает их между собой. Как показали измерения,

несмотря на то, что электропроводящий слой достаточно тонкий, сопротивление

такого контакта составляет примерно 60 Ом, что вполне приемлемо для

управления цифровыми микросхемами ТТЛ (ТТЛШ).

Схема соединения контактных площадок приведена на рис. Н. Одна из сторон

каждого контакта клавиш 0…9 а также клавиши “пуск” соединяется с источником

питания +5В. Входная сторона клавиши “стоп” соединяется с нулевым проводом.

[pic]

Сопротивление резистора R зависит от входного сопротивления кодера

клавиатуры, и будет определено далее.

Клавиатура укрепляется на передней панели устройства под окном

цифрового индикатора.

2) Кодер клавиатуры

Как сказано выше, кодер клавиатуры должен обеспечивать преобразование

десятичного кода в инверсный двоичный код. Среди микросхем серии 155 (555)

имеются микросхемы выполняющие функцию перекодировки кода “1 из 10” в

двоичный код. Однако эти микросхемы имеют один существенный недостаток – у

них отсутствуют инверсные выходы. Это не позволяет использовать их в данном

кодере без применения дополнительных инверторов. Поэтому было принято

решение в качестве кодера использовать составленную соответствующим образом

диодную матрицу.

Таблица истинности кодера приведена в табл. , а принципиальная схема

кодирования одного из входов (”2”) – на рис.

| | |

|Номер входа |Выходной код |

| |1 |2 |4 |8 |

|1 |0 |1 |1 |1 |

|2 |1 |0 |1 |1 |

|3 |0 |0 |1 |1 |

|4 |1 |1 |0 |1 |

|5 |0 |1 |0 |1 |

|6 |1 |0 |0 |1 |

|7 |0 |0 |0 |1 |

|8 |1 |1 |1 |0 |

|9 |0 |1 |1 |0 |

|0 |1 |1 |1 |1 |

[pic]

Рис.

При подаче положительного напряжения на вход “2” диоды открываются и на

выходе устанавливаются инверсные логические уровни 1101, соответствующие

числу два.

Резисторы R1-R4 необходимы для надежного открывания диодов, в случае если

входное сопротивление регистра-защелки окажется слишком велико.

Минимальное сопротивление этих резисторов выбирается исходя из

максимального допустимого тока через диоды. При этом учитывается то, что их

сопротивление должно быть в 5-6 раз больше чем сопротивление

ограничительного резистора в блоке клавиатуры.

Максимальное сопротивление резисторов ограничивается минимальным входным

током логических элементов ТТЛШ, при котором входной сигнал воспринимается

как логический ноль. Это сопротивление рекомендуется не более 3 кОм. Исходя

из этого было выбрано сопротивление R1-R4 2,7 кОм, а сопротивление

ограничительного резистора в клавиатуре – 470 Ом.

3) Регистр-защелка

Регистр-защелка должен обеспечивать запись входных значений по сигналу от

СУ и выдачу этих значений в инверсном коде. Помимо этого он должен иметь

вход обнуления. Количество разрядов регистра должно быть не менее четырех.

При всем многообразии возможные технических решений наиболее экономичным

является использование в качестве РЗ микросхемы К555ТМ8, которая

предназначена для построения параллельных регистров данных, запускаемых

перепадами тактовых импульсов. Микросхема расположена в 16-контактном

корпусе и содержит набор D-триггеров, имеющих общие входы синхронного

сброса R и тактового запуска С._В микросхеме ТМ8 число триггеров четыре, у

каждого есть прямые и инверсные выходы Q. Цоколевка микросхемы показана на

рис. . Режимы работы триггеров микросхемы соответствуют табл. . Сброс всех

триггеров в состояние Qн = 0 произойдет, когда на вход асинхронного сброса

R будет подано напряжение низкого уровня. Входы C и Dn при этом не

действуют, их состояние безразлично.

Информацию от параллельных входов данных D1-D4 можно загрузить в триггеры

микросхемы, если на вход R подать напряжение высокого уровня, а на тактовый

вход С – положительный перепад импульса. При этом предварительно

установленные на каждом входе D напряжения высокого или низкого уровня

появятся на выходе Q.

Микросхема К555ТМ8 потребляет ток 18 мА, максимальная тактовая частота

составляет 35 МГц, время задержки распространения сигнала сброса – 28 ns.

[pic][pic]

Рис.

Табл.

| |вход |Выход |

|Режим работы | | |

| |R |C |Dn |Qn |Qn |

|Сброс |0 |Х |Х |0 |1 |

|Загрузка 1 |1 |0-1 |1 |1 |0 |

|Загрузка 0 |1 |0-1 |0 |0 |1 |

4) Детектор нажатий

Как было сказано выше, в качестве детектора нажатий используется

логический элемент И с четырьмя входами. Поскольку в серии К555 есть только

элементы И–НЕ то придется использовать дополнительный инвертор. Наиболее

целесообразно в качестве ДН использовать микросхему К555ЛА1 – два

логических элемента 4И–НЕ. Схема ДН, построенная на этой микросхеме

приведена на рис.

Один из элементов используется по своему прямому назначению, а второй

выступает в качестве детектора.

[pic]

Рис.

Микросхема потребляет ток 2,2 мА. Максимальная задержка распространения в

одном ЛЭ – 15 ns. Цоколевка микросхемы показана на рис.

[pic]

Рис.

5) Дешифратор позиций загрузки

Согласно структурной схеме дешифратор позиций загрузки на основании

входного двухразрядного двоичного кода должен устанавливать логический ноль

на одном из четырех выходов. Кроме того он должен иметь два инверсных входа

стробирования, подключаемых к схеме управления и к детектору нажатий.

Наиболее подходящим решением в данном случае является использование в

качестве ДПЗ одного из дешифраторов ИМС К555ИД4.

Микросхема К155ИД4 (рис. ) — два дешифратора, принимающих двухразрядный

код адреса А0, А1. Дешифратор DC A имеет два входа разрешения: прямой Еа и

инверсный Ёа, а дешифратор DC B — только инверсные входы разрешения

дешифрации Еb.

[pic]

Рис.

Если микросхема используется как демультиплексор, дешифратор DC A может

принимать по входам Еа и Еа как прямой, так и инверсный адресные коды.

Состояния для обоих дешифраторов как при дешифрации кода А0, А1, так и при

демультиплексировании по адресу А0, А1 сведены в табл.

Табл.

[pic]

Микросхема К555ИД4 потребляет ток 10 мА. Время задержки распространения

сигнала от адресного входа А к выходу Y составляет 32 ns, время

распространения от входа разрешения Е к выходу Y не превышает 30 ns для

обоих вариантов исполнения.

Принципиальная схема ДПЗ построенного на К555ИД4 приведена на рис.

[pic]

Рис.

На входы А0 и А1 подается двоичное число произведенных нажатий клавиш от

счетчика нажатий, а на входы Е1 и Е2 – сигналы разрешения от детектора

нажатий и схемы управления. Выходы 0,1,2,3 подключаются к соответствующим

разрядам счетчика выдержки времени.

Блоки отсчета выдержки

_______________________________________________________

1) Счетчик выдержки времени

Счетчик выдержки времени является одним из основных узлов данного

устройства. Он предназначен для подсчета количества поступающих от

задающего генератора импульсов. Принципиальная схема счетчика приведена на

рис. Счетчик работает в режиме вычитания – из заданного первоначально

количества импульсов с приходом очередного импульса вычитается единица.

Когда счетчик полностью обнулится, на его выходе "9", вывод

12) и на уменьшение ("9" и "9" и "9" появится напряжение

низкого уровня. После возврата напряжения на тактовом входе "+1" к

высокому уровню, напряжение на выходе ">9" останется низким еще на время,

соответствующее двойной задержке переключения логического элемента ТТЛ.

Аналогично на выходе "9" и "9" 26

ns, аналогичные задержки от входа Е до выхода Q3 составляют 40 ns. Время

действия сигнала сброса (от входа R до выходов Q) 35 ns.

На рис. , показана диаграмма работы десятичного счетчика ИЕ6, где

обозначены логические переходы сигналов при счете на увеличение и

уменьшение. Кольцевой счет возможен в пределах 0...9, остальные шесть

состояний триггерам запрещены. Составив определенную комбинацию входных

сигналов, по табл. можно выбрать один из четырех режимов работы счетчика

ИЕ6. Счет на увеличение здесь закончится при выходном коде ВННВ (9), на

уменьшение — при НННН (0).

[pic]

Рис.

Табл.

[pic]

3) Блок индикации.

Для индикации состояния СВВ были использованы семисегментные индикаторы

типа АЛС324Б. Схема соединения индикаторов показана на рис.

[pic]

Рис.

При конструировании устройства индикаторы устанавливаются на передней

панели, слева направо, начиная с HL1. Стабисторы D1 и D2 служат для

предотвращения перегрузки преобразователя кода. Принцип их действия

заключается в том что напряжение источника питания +5V распределяется между

тремя сопротивлениями нагрузки и сопротивлениями D1 и D2, сопротивлением

сегмента индикатора и сопротивлением транзисторного ключа микросхемы.

Поскольку суммарное падение напряжения на сегменте индикатора и ключа

микросхемы не должно превышать 2 – 2,5 V (при этом ток через эти элементы

будет в пределах допустимого), в большинстве подобных схем раньше

использовался ограничительный резистор, который устанавливался в разрыв

провода между микросхемой и индикатором. При этом на каждый индикатор

требовалось 7 таких резисторов.

Установить один общий резистор мешала его линейность, из–за которой,

например, цифра 1 светилась очень ярко, а цифра 8 была практически не

видна. Использование нелинейных элементов (стабисторов) позволило решить

эту проблему. Благодаря нелинейной ВАХ падение напряжения на них остается

практически постоянным, независимо от количества горящих сегментов, и

поэтому яркость всех цифр одинакова. Применение такой схемы питания

индикаторов позволило отказаться от использования 28 резисторов.

2) Преобразователь кода.

Преобразователь кода предназначен для перевода двоично – десятичного кода

с выходов разрядов СВВ в код семисегментных индикаторов. Принципиальная

схема этого блока показана на рис.

[pic]

Рис.

Он состоит из четырех специализированных микросхем этого КР514ИД1. На входы

этих микросхем подается четырех разрядный двоично – десятичный код а выходы

подключаются к соответствующим разрядам индикатора. Как видно из схемы для

управления индикатором применяется статический метод. Это позволило

значительно упростить устройство индикации, хотя и потребовало

использование большого количества соединительных линий. (28 штук).

Состояние выходов микросхемы КР514ИД1, сведены в таблицу.

Блоки управления

________________________________________________________________

1 ) Схема обнуления.

Принципиальная схема блока обнуления приведена на рис. Она состоит из 2

логических элементов DD1 и DD2 микросхемы К555ЛАЗ, причем элемент DD2

используется в качестве инвертора. Рассмотрим работу схемы.

[pic]

Рис.

При первоначальном включении устройства конденсатор С1 заряжается через

резистор R1. При этом в течении некоторого времени (порядка 0,1 секунды),

на входе 2 DD1 присутствует логический ноль. В результате на выходе этого

элемента устанавливается (независимо от состояния входа 1) логическая

единица. Она подается на входы R микросхем СВВ, в результате чего последний

обнуляется. Элемент DD2 необходим, поскольку входы сброса СН, РЗ и БУПУ в

отличие от аналогичных входов СВВ, инверсные. Клавиша «Сброс» клавиатуры

подключается параллельно конденсатору С1, а импульс сброса от СВВ подается

вход 1. Это необходимо для того, чтобы время срабатывания схемы обнуления,

которое складывается с временем выдержки, было минимальным и не оказывало

на него существенного влияния .

После обнуления на выходе “окончание счета” СВВ и следовательно, на входе

1 DD1 устанавливается логическая единица, если конденсатор С1 заряжен а

клавиша «Сброс» не нажата то схема перейдет в режим ожидания. На выходе

“сброс СВВ” установится логический ноль разрешающий его работу.

Конденсаторы С2 и С3 предназначены для предотвращения ложного срабатывания

схемы из – за помех. Их емкость должны относиться между собой как (50 –

100) * С3 = С2, а максимальная емкость С2 выбирается так, чтобы время ее

зарядки не оказывало заметного влияния на точность интервала выдержки.

2) Схема управления

Принципиальная схема этого блока приведена на рис.

Он построен на одном из триггеров микросхемы К555ТМ2 и трех логических

элементах микросхемы К555ЛА3. Характеристики этих микросхем были даны выше.

Блок предназначен для синхронного управления РЗ и ДПЗ. На вход “Тактовые

импульсы” подаются импульсы с ТГ. Благодаря инвертору на элементе DD1

триггер переключается по спаду импульса.

[pic]

Рис.

Для блокировки работы блока и следовательно окончания загрузки чисел с

клавиатуры используется вход S триггера.

3) Исполнительное устройство.

Исполнительное устройство должно обеспечивать включение нагрузки на время

выдержки или по прошествии этого времени. Принципиальная схема этого блока

представлена на рис.

[pic]

Рис.

Светодиод HL1 служит для индикации включения нагрузки. Помимо этого он,

совместно с R1 выполняет роль делителя напряжения. С выхода этого делителя

через резистор R2 напряжение подается на базу транзистора VT1 и открывает

его. Резистор R2 ограничивает ток базы транзистора и, тем самым,

предотвращает его влияние на БУИУ. Его сопротивление необходимо выбирать по

возможности больше. В нашем случае оно было подобрано экспериментально и

равно 10 кОм. В коллекторную цепь транзистора включается реле К1, которое

своими контактами управляет нагрузкой. Диод VD1 необходим для замыкания

токов самоиндукции, возникающих в обмотке реле при запирании транзистора.

Тем самым он предотвращает пробой транзистора, а также возникновение помех

по цепи питания микросхем. Сопротивление резистора R1 выбрано

экспериментально, по приемлемой яркости свечения светодиода.

4) Блок управления исполнительным устройством.

Блок управления исполнительным устройством выполняет следующие функции:

1. включает исполнительное устройство в начале интервала выдержки

2. выключает исполнительное устройство после окончания выдержки

3. отключает исполнительное устройство при нажатии на клавишу «Сброс»

4. воспринимает нажатие на клавишу «Пуск» и подает сигнал управления на

устройство блокировки.

Принципиальная схема этого блока приведена на рис.

[pic]

Рис.

На триггере DD1 построено устройство управления схемой блокировки. Вход D

триггера подключается к третьему разряду CH. После четырех нажатий клавиш

сюда подается логический ноль, разрешающий запуск отсчета времени. К входу

С подключается клавиша «Пуск» клавиатуры. Когда эта клавиша не нажата, на С

установлен логический ноль благодаря резистору R1. При нажатии на клавишу

«Пуск» перепад 0–1 на входе С разрешает запись информации (нуля) на выход

триггера и, следовательно разрешает прохождение импульсов делителя частоты

к СВВ.

Вход S подключается схеме обнуления параллельно входу обнуления СН. На

элементах DD1 – DD5 собрано устройство контроля, управляющее нагрузкой.

После включения устройства в сеть или нажатия на клавишу «Сброс» триггер

DD5 устанавливается в нулевое состояние. На вход D при этом подается

логическая единица. Эта единица также устанавливается и на одном из входов

элемента DD2, выполняющего в данном случае электронного ключа. После

разблокирования схемы блокировки первый перепад 0–1 появившийся на ее

выходе, пройдет через элементы DD2, DD3 и диод VD2 на вход с триггера.

Триггер переключится в единичное состояние и подаст логическую единицу на

исполнительное устройство. Логический ноль с его инверсного выхода поступит

на DD2 и запретит прохождение через него следующих импульсов. В этом

состоянии устройство будет находится до окончания счета, либо до нажатия на

клавишу “Сброс”. По окончании счета логический ноль с соответствующего

выхода СВВ поступит на входы элемента DD4, играющего роль инвертора, и

далее через VD1, на вход С триггера. Логический ноль со входа D перепишется

на выход триггера и отключит исполнительное устройство. Элементы VD1, VD2 и

R2 представляют собой простейший логический элемент ИЛИ. Их применение

позволило отказаться от микросхемы с элементами ИЛИ и обойтись имеющимися

лишними элементами микросхемы К555ЛАЗ. Сопротивление резистора R2 подобрано

экспериментально и равняется 2,7 кОм.

Характеристики использованных микросхем К555ТМ2 и К555ЛА3 приведены выше.

Генераторное оборудование

________________________________________________________________

1) Тактовый генератор

Тактовый генератор является одним из основных элементов цифрового таймера.

От точности установки частоты этого генератора зависит точность интервала

выдержки.

В цифровых таймерах применяют, как правило, высокостабильные кварцевые

генераторы, которые устанавливают в специальные термостатирующие

устройства, поддерживающие постоянную температуру окружающей среды.

Точность воспроизведения заданного временного интервала зависит также от

частоты генератора. Чем она больше, тем больше коэффициент деления делителя

частоты, и следовательно, тем больше делится значение погрешности установки

частоты.

Кварцевые генераторы можно классифицировать по различным признакам.

1. По способам повышения стабильности частоты:

- Простой без дополнительных элементов, предназначенных для улучшения

каких либо его параметров.

- Термокомпенсированный кварцевый генератор, отклонение частоты которого

уменьшается с помощью специальной электрической цепи.

- Термостатированные кварцевые генераторы, элементы электрической цепи

которого полностью или частично помещены в термостат для уменьшения влияния

окружающей среды.

2.По допустимой нестабильности частоты КГ можно разделить на 7 групп:

- менее 0,001*10-6

- (0,001…0,01)*10-6

- (0,01…0,1) *10-6

- (0,1…1) *10-6

- (1…10) *10-6

- (10…100) *10-6

Внутри каждой группы стабильности могут быть различными. Целесообразно

для унификации требований выбирать нестабильности по следующему ряду в

одной группе: ±1; ±1,5; ±2; ±2,5; ±3; ±5; ±7,5 и ±10.

Обычно в кварцевых генераторах за классификационную стабильность

принимают температурную стабильность частоты в рабочем интервале

температур.

3.По диапазону частот:

- низкочастотные (1 —1000 кГц);

- среднечастотные (1—30 МГц);

- высокочастотные (выше 30 МГц).

4. Элементной базе и способам конструирования:

- на дискретных элементах;

- гибридные с резонатором;

- гибридные с пьезоэлементом;

- интегральные с пьезоэлементом;

- интегральные на пьезоэлементе

Поскольку конструирование кварцевых генераторов сложно и дорого, в макете

таймера был использован простой RC генератор на логических элементах

микросхемы К555ЛА3.

Принципиальная схема этого генератора приведена на рис.

Сам генератор собран на элементах DD1-DD3. Он представляет собой обычный

несимметричный мультивибратор. Частота выходных импульсов зависит от

значений элементов C1, R1, R2 и вычисляется по формуле

F = 1/(3*(R1+R2)*C1)

Элемент DD4 используется в качестве буфера. Он предотвращает влияние

нагрузки генератора на частоту.

2) Делитель частоты.

Делитель частоты предназначен для получения длительностей импульсов

большей, чем длительность импульсов, вырабатываемых генератором. Он

позволяет применять генераторы импульсов высокой частоты и тем самым

значительно упрощает построение последних. К тому же применение делителя

позволяет повысить точность воспроизведения заданного временного интервала,

т.к. относительная погрешность установим частоты тактового генератора

делится на коэффициент деления делителя К, т.е. уменьшается в К раз. Как

было сказано в предыдущей главе, при построении макета использовался

простейший тактовый генератор на частоту порядка 10Гц. Это позволило также

упростить и делитель частоты применив в нем всего одну микросхему –

двоично–десятичный счетчик К555ИЕ6.

Принципиальная схема делителя представлена на рис.

[pic]

Рис.

На вход “+1” микросхемы подаются импульсы с тактового генератора. Выход

“8” подключается ко входу СВВ и БУПУ. Такая схема делителя позволила

полностью исключить схему блокировки. Ее роль исполняет сам делитель. Как

было сказано ранее, если на вход R подать логическую единицу то на выходах

1–2–4–8 микросхемы установится логический ноль независимо от состояний

остальных входов. Это означает, что микросхема блокируется и не реагирует

на импульсы, поступающие на вход “+1”, т.е. не пропускает их.

В реальных таймерах делитель частоты строится, как правило на коэффициент

деления К = 105…107 . В сочетании с высокостабильным кварцевым генератором

это позволяет получить очень точное значение выдержек. Например в

электронных частотомерах интервал счета в 1 секунду получают путем деления

частоты кварцевого генератора 5 МГц на 5000000.

3) Устройство сигнализации.

Устройство сигнализации представляет собой простейший генератор

прямоугольных импульсов, к выходу которого подключен микротелефонный

капсюль. Схема показана на рис.

[pic]

Рис.

Сам генератор собран на элементах DD1, DD2. Для управления подачей

звуковых сигнала используется один из входов элемента DD1. Включение

генератора осуществляется подачей на этот вход логической единицы. Элемент

DD3 служит в качестве буферного. Он предотвращает влияние сопротивления

капсюля на частоту генерации. Конденсатор С3 предотвращает протекание

постоянного тока через капсюль при отсутствии генерации. Его емкость

выбирается в пределах 0,01 – 0,1 мкФ, в зависимости от требуемой громкости

и тональности звучания. Резистор R1 выводит элемент DD1 в линейный

усилительный режим. Его значение для элементов ТТЛШ рекомендовано 220 Ом

конденсатор С1 создает положительную обратную связь, необходимую для

самовозбуждения схемы. Частота автогенерации, как сказано выше, равняется

F=1/(3*R1*C1)

При емкости конденсатора С1=1мкФ и сопротивлением R=220Ом частота

генерации равняется

F=1/(3*220*10-6)=1500Гц

Список литературы

___________________________________________________

1. В.Л. Шило «Популярные цифровые микросхемы» М. 1989 г

2. Н. Н. Васерин «Применение полупроводниковых индикаторов» М. 1991 г.

3. Ю. И. Степанов «Справочник по ЕСКД» К. 1975 г.

4. А. Уильямс «Применение интегральных схем» М. 1987 г.

5. С. А. Бирюков «Цифровые устройства на интегральных микросхемах» М.

1991 г.

-----------------------

[pic]

[pic]

[pic]

Страницы: 1, 2