Новые технологии в организации PC

and Development. Он вкратце рассказал о работах HP над процессорными

архитектурами с 1980-х до альянса с Intel в 1994. По его словам, отправной

точкой для альянса с Intel послужил проект, называемый сначала Wide-Word, а

затем Super-Parallel Processor Architecture (SP-PA). Этот проект был

выполнен в HP Labs под руководством Bill Worley, который одновременно

возглавлял работы над PA-RISC. Согласно Joel Birnbaum, в проекте Wide-Word

были проведены эксперименты со статическим параллелизмом и загрузкой по

предположению, разработана "обобщенная предикация", механизмы, позволяющие

масштабировать количество функциональных устройств и их "скорость". Также

он объяснил, зачем фирме HP понадобилось заключать альянс с Intel, но это

объяснение слишком обширно, чтобы приводить его здесь.

29 мая 1998 года фирма Intel сообщила о переносе на год выпуска

процессора Merced. Было объявлено, что серийное производство начнется в

середине 2000 года. А опытное - в 1999 году. В официальном сообщении нет

никаких сведений ни об архитектуре Merced, ни о технологии его

производства.

С 12 по 15 октября 1998 года проходил очередной Микропроцессорный Форум.

От Intel выступал Stephen Smith с темой "IA-64 Processors: Features and

Futures". Он сообщил несколько новых технических деталей, рассказал о

перспективах семейства IA-64.

EPIC, IA-64, Merced

Концепция EPIC, согласно Intel и HP, обладает достоинствами VLIW, но

не обладает ee недостатками.

John Crawford перечислил следующие особенности EPIC:

Большое количество регистров.

Масштабируемость архитектуры до большого количества функциональных

устройств. Это свойство представители фирм Intel и HP называют

"наследственно масштабируемый набор команд" (inherently scaleable

instruction set)

Явный параллелизм в машинном коде. Поиск зависимостей между командами

производит не процессор, а компилятор.

Предикация (Predication). Команды из разных ветвей услового ветвления

снабжаются предикатными полями (полями условий) и запускаются параллельно.

Загрузка по предположению (Speculative loading). Данные из медленной

основной памяти загружаются заранее.

Ниже эти особенности EPIC объяснены подробнее.

Представители Intel и HP назывют EPIC концепцией следующего поколения

и противопоставляют ее CISC и RISC. По мнению Intel, традиционные

архитектуры имеют фундаментальные свойства, ограничивающие

производительность. Производители RISC процессоров не разделяют подобного

пессимизма. Кстати, в 1980-х, когда возникла концепция RISC, прозвучало

много заявлений, что концепция CISC устарела, имеет фундаментальные

свойства, ограничивающие производительность. Но процессоры, причисляемые к

CISC (например, семейство x86 фирмы Intel), широко используются до сих пор,

их производительность растет.

Дело в том, что все эти аббревиатуры - CISC, RISC, VLIW обозначают

только идеализированные концепции. Реальные микропроцессоры трудно

классифицировать. Современные микропроцессоры, причисляемые к RISC, сильно

отличаются от первых процессоров RISC архитектуры. То же относится и к

CISC. Просто в наиболее совершенных процессорах заложено множество удачных

идей вне зависимости от их принадлежности к какой-либо концепции.

Регистры IA-64:

128 64-разрядных регистров общего назначения (целочисленных)

128 80-разрядных регистров вещественной арифметики.

64 1-pазpядных пpедикатных pегистpов.

Напомним, что наличие большого числа регистров названо John Crawford в

числе основных черт EPIC. Действительно, 128 - много по сравнению с 8

регистрами общего назначения семейства x86. Но, например, MIPS R10000

содержит 64 целых и 64 вещественных 64-разрядных регистров.

Формат команды IA-64:

идентификатор команды,

три 7-разрядных поля операндов - 1 приемник и 2 источника (операндами могут

быть только регистры, а их - 128=2^7)

особые поля для вещественной и целой арифметики

6-разрядное предикатное поле (64=2^6)

Команды IA-64 упаковываются (группируются) компилятором в "связку" длиною

в 128 pазpядов. Связка содеpжит 3 команды и шаблон, в котоpом будут указаны

зависимости между командами (можно ли с командой к1 запустить параллельно

к2, или же к2 должна выполниться только после к1) , а также между другими

связками (можно ли с командой к3 из связки с1 запустить параллельно команду

к4 из связки с2).

Перечислим все варианты составления связки из 3-х команд:

i1 || i2 || i3 - все команды исполняются паpаллельно

i1 & i2 || i3 - сначала i1, затем исполняются паpаллельно i2 и i3

i1 || i2 & i3 - паpаллельно исполняются i1 и i2, после них - i3

i1 & i2 & i3 - последовательно исполняются i1, i2, i3

Одна такая связка, состоящая из трех команд, соответствует набору из трех

функциональных устройств процессора. Процессоры IA-64 могут содержать

разное количество таких блоков, оставаясь при этом совместимыми по коду.

Ведь благодаря тому, что в шаблоне указана зависимость и между связками,

процессору с N одинаковыми блоками из трех функциональных устройства будет

соответствовать командное слово из N*3 команд ( N связок ). Таким образом

должна обеспечиваться масштабируемость IA-64. Несомненно, это красивая

концепция. К сожалению, IA-64 присущи и некоторые недостатки.

Tom R. Halfhill в статье журнала BYTE предполагает что без перекомпиляции

код с одного процессора семейства IA-64 не будет эффективно исполняться на

другом.

Уже упомянутый Jerry Huck отметил, что в IA-64 можно произвольно (блоками

по 3) увеличивать количество функциональных устройств, но при этом число

регистров должно оставаться неизменным.

Также Jerry Huck предупредил, что размер кода для IA-64 будет больше, чем

для RISC процессоров, потому что на 3 команды IA-64 приходится 128 bit, а

длина RISC команды обычно равна 32 bit, то есть, в 128 битах содержатся 4

команды RISC.

Вдобавок произошла путаница. На прошедшем во второй половине февраля 1998

года Форуме Разработчиков Intel ведущий инженер Carole Dulong сказала, что

в такой архитектуре, как Merced, пропорция целочисленых, вещественных,

специализированных устройств и устройств чтения/записи будет определяться

сочетанием соответствующих команд в предполагаемом машинном коде. Тогда как

на Микропроцессорном Форуме представители фирм Intel и HP объясняли, что

процессоры семейства IA-64 будут содержать N одинаковых блоков по три

функциональных устройства. Причем, можно предположить, что такой блок

должен состоять из целочисленного устройства, устройства вещественной

арифметики и устройства чтения/записи. Данные высказывания противоречат

друг другу.

Кстати, EPIC удивительно напоминает архитектру VelociTI семейства

сигнальных процессоров TMS320C6x фирмы Texas Instruments. Примером может

служить TMS320C6201. В этом процессоре довольно много регистров - 32

регистра общего назначения. 8 функциональных устройств - это много даже по

меркам современных процессоров общего назначения. Команды TMS320C6201

упаковываются во VLIW-слова, состоящие из 8 команд и шаблона. В шаблоне

указаны зависимости между командами - явный параллелизм. За такт может

исполниться до 8 команд. Все команды снабжены полем условия - предикация.

Помимо семейства IA-64 идут разработки еще нескольких универсальных

процессоров с VLIW-подобной архитектурой.

Например, в России группой Эльбрус с 1992 года разрабатывается

микропроцессор E2k (Эльбрус-2000). Научный руководитель группы Эльбрус член-

корреспондент РАН Б.А. Бабаян утверждает, что отечественный E2k будет в два

раза производительнее, чем McKinley (последователь Merced). По оценкам

полученным на логической модели, производительность E2k составит 135

SPECint95 и 350 SPECfp95.

Еще примеры:

В 1995 году была образована фирма Transmeta Ее руководителем является Dave

Ditzel, который ранее, будучи сотрудником Sun, взаимодействовал с

коллективом Эльбрус и имел доступ к информации по разрабатываемому E2k.

Исследования VLIW в исследовательском центре IBM имени T.J. Watson начались

в 1986.

Кроме этого, сейчас появляется все больше сигнальных и "медийных"

процессоров с архитектурой VLIW.

Предикация

Предикация - способ обработки условных ветвлений. Суть этого способа -

компилятор указывает, что обе ветви выполняются на процессоре параллельно.

Ведь EPIC процессоры должны иметь много функциональных устройств.

Опишем предикацию более подробно.

Если в исходной программе встречается условное ветвление (по

статистике - через каждые 6 команд), то команды из разных ветвей помечаются

разными предикатными регистрами (команды имеют для этого предикатные поля),

далее они выполняются совместно, но их результаты не записываются, пока

значения предикатных регистров неопределены. Когда, наконец, вычисляется

условие ветвления, предикатный регистр, соответствующий "правильной" ветви,

устанавливается в 1, а другой - в 0. Перед записью результатов процессор

будет проверять предикатное поле и записывать результаты только тех команд,

предикатное поле которых содержит предикатный регистр, установленный в 1.

Техника, подобная предикации, используется в RISC процессорах

архитектуры ARM от Advanced RISC Machines Ltd. (Cambridge, UK) начиная с

первых ARM в 1980-х. Кстати, фирма Intel обладает лицензией фирмы Advanced

RISC Machines на производство, продажу и модификацию микропроцессоров

семейства StrongARM (разработан фирмой DEC, также обладавшей лицензией на

ARM). В уже упомянутых сигнальных процессорах серии TMS320 все команды

снабжены полем условия. Также и некоторые команды HP PA-RISC снабжены полем

условия. В IBM POWER3 могут выполняться по предположению команды из обеих

ветвей.

Описывая предикацию, представители Intel и HP ссылаются на

исследовательскую работу A Comparison of Full and Partial Predicated

Execution Support for ILP Processors, выполненную Scott A. Mahlke, Richard

E. Hank, James E. McCormick, David I. August, и Wen-mei W. Hwu из

исследовательской группы IMPACT университет штата Иллинойс. Работа

опубликована в трудах 22-го Международного Симпозиума по Вычислительной

Архитектуре, прошедшего в 1995 году. В настоящее время некоторые из авторов

трудятся в лабораториях HP. В этой работе изучалось применение предикации

на гипотетическом процессоре, содержащем 8 функциональных устройств. Было

показано, что предикацию можно применить (в среднем) к половине условных

ветвлений в программе.

К сожалению, Intel и HP не объяснили, как в процессорах семейства IA-64

будет обрабатываться оставшаяся половина условных ветвлений.

Современные же процессоры кроме предикации используют предсказание и

исполнение по предположению. Кстати, RISC процессоры довольно часто

правильно предсказывают ветвь - в 95% случаев.

Загрузка по предположению

Этот механизм предназначен снизить простои процессора, связанные с

ожиданием выполнения команд загрузки из относительно медленной основной

памяти.

Компилятор перемещает команды загрузки данных из памяти так, чтобы они

выполнились как можно раньше. Следовательно, когда данные из памяти

понадобятся какой-либо команде, процессор не будет простаивать.

Перемещенные таким образом команды называются командами загрузки по

предположению и помечаются особым образом. А непосредственно перед

командой, использующей загружаемые по предположению данные, компилятор

вставит команду проверки предположения. Если при выполнении загрузки по

предположению возникнет исключительная ситуация, процессор сгенерирует

исключение только когда встретит команду проверки предположения. Если,

например, команда загрузки выносится из ветвления, а ветвь, из которой она

вынесена, не запускается, возникшая исключительная ситуация

проигнорируется.

Обычно для борьбы с зависимостью от медленной памяти в процессорах

применяются кэши 2-х, 3-х уровней. Например HP PA-8500 содержит кэш 1-го

уровня емкостью в 1.5 Mb.

Но, вдобавок к этому, например в процессорах Sun UltraSPARC (SPARC

version 9), IBM POWER3 и HP PA-8xxx есть команды, указывающие процессору,

что именно (данные и команды) загрузить в кэш 1-го уровня - это сильно

напоминает загрузку по предположению.

Оценки производительности

Согласно заявлениям фирмы Intel, Merced достигнет наибольшей

производительности в отрасли. Более точных оценок официально объявлено не

было. Но затем фирма Intel анонсировала 32-разрядный Foster. Оказывается,

он будет равен Merced в производительности на вещественных операциях. И

даже последователь Merced, McKinley, будет медленнее, чем Foster в 32-

разрядной целочисленной арифметике. Таким образом, фирма Intel сама себя

опровергла. Merced не будет чемпионом по производительности.

Аналитики из MicroDesign Resources полагают, что производильность Merced с

частотой 800 MHz на наборе команд IA-64 не превысит 45 SPECint95 и 70

SPECfp95, а на наборе команд x86 будет соответствовать Pentium с частотой

500 MHz. Производительность Pentium II на 450 MHz равна 17.2 SPECint95 и

12.9 SPECfp95. Получается, что при исполнении на Merced x86-кода

производительность ухудшится в 3-5 раз.

Уже сейчас Compaq/DEC Alpha 21264 на частоте 500 MHz выдает 27.7

SPECint95 и 58.7 SPECfp95. На Alpha можно исполнять x86-код с помощью

бинарного транслятора FX!32. Производительность при этом уменьшается в

среднем в 3 раза.

Кстати, в 1997 году фиpма Intel закупила у DEC ряд лицензий, используемых в

DEC Alpha. Intel была вынуждена сделать это, чтобы избежать судебного

наказания за использование технологических решений DEC Alpha в своих

продуктах. Веpоятно, ноу-хау DEC Alpha оказали существенное влияние и на

будущий Merced.

Аналитик Tony Iams из D.H.Brown Association сообщает, что виденные им

оценки производительности показывают, что UltraSPARC будет превосходить

Merced в вещественной производительности, а целочисленная будет одинакова.

По оценкам, UltraSPARC-III на частоте 600MHz покажет около 35 SPECint95 и

60 SPECfp95.

В общем, считается, что конкурентами Merced станут DEC Alpha 21264, Sun

UltraSPARC-III, IBM POWER3. Hо Alpha 21264 и POWER3 уже выпускаются, а

выпуск UltraSPARC-III ожидается в 1999 году, тогда как Merced появится в

2000 году.

Разрядность

Merced станет в 2000 году пеpвым 64-pазpядным микропроцессором

pазpаботки фиpмы Intel. Первый 64-разрядный микропроцессор общего

назначения MIPS R4000 появился в 1992 году. Ныне MIPS широко используется в

суперкомпьютерах, серверах, рабочих станциях и даже в игровых приставках

(Nintendo и Sony). Также уже в течение нескольких лет шиpоко используются

64-pазpядные микропроцессоры общего назначения DEC Alpha (1992 год),

PowerPC-620 (1994 год), Sun UltraSPARC (1995 год), HP PA-RISC 2.0 (1996

год). Более того, в процессоре UltraSPARC присутсвуют 128-разрядные

регистры.

Тактовая частота

Linley Gwennap предполагает, что тактовая частота первого Merced будет

около 800 MHz. С 1997 года серийно выпускается Alpha 21164 с частотой 612

MHz. В октябре 1996 года был показан Exponential Technologies` PowerPC-750

MHz, а в феврале 1998 года фирма IBM продемонстрировала Xperimental PowerPC

с частотой 1GHz.

Технология производства

Произвдство Merced начнется в 2000 году по 0.18 микронному

технологическому процессу. Данный процесс ныне разрабатывается фирмой

Intel. Уменьшение этой технологической хаpактеpистики позволяет снизить

потребляемую мощность, поднять тактовую частоту, увеличить степень

интеграции, а, следовательно, разместить на микропроцессоре большее

количество исполняющих устройств, регистров, кэш-памяти. В настоящий момент

все пеpечисленные выше 64-pазpядные микропроцессоры пpоизводятся по

технологиям 0.35 и 0.25 мкм; Фиpма Intel выпускает по технологии 0.25 мкм

свои 32-pазpядные процессоры семейства x86;

По словам Ronald Curry, Merced director of marketing, первый Merced

будет выпускаться в картриджах, включающих ЦПУ, L2 кэш и интерфейс шины.

Для Merced разрабатывается новая системная шина, использующая концепции

шины Pentium-II.

Совместимость

До официального объявления Intel в 1997 году ожидалось, что

архитектура, разрабатываемая совместно фирмами Intel и HP будет совместим

по коду с семействами x86 и PA-RISC. Тепеpь выяснилось, что Merced,

построенный по этой архитектуре, будет исполнять код только семейства x86.

Концепции EPIC и CISC противоположны. В случае EPIC организация

вычисления возложена в основном на компилятор, в случае CISC - на

процессор. А теперь эти две концепции объединяются в одном процессоре.

В статье из Microprocessor Report анализируются патенты Intel на некий 64-

разрядный процессор с двумя наборами команд: 64-разрядным и набором команд

x86. Можно предположить, что этот процессор - Merced. В патенте сказано,

что процессор будет выполнять программы, в которых перемешаны команды из

набоpов x86 и IA-64, будут команды пеpехода из режима IA-64 в x86 и

обpатно. Причем, по словам автора статьи, Linley Gwennap, "в некоторых

местах документ создает впечатление, что Intel относится IA-64 просто как к

64-разрядному расширению x86, аналогично новым 32-разрядным режимам

появившимся в i386".

В общем, относительно совместимости Merced с x86 ясно лишь, что эта

совместимость будет, об этом неоднократно было заявлено представителями

Intel.

Заключение

Основная особенность EPIC та же, что и VLIW - распараллеливанием

потока команд занимается компилятор, а не процессор.

Достоинства данного подхода:

упрощается архитектура процессора; вместо распараллеливающей логики на EPIC

процессоре можно разместить больше регистров, функциональных устройств.

процессор не тратит время на анализ потока команд

возможности процессора по анализу программы во время выполнения ограничены

сравнительно небольшим участком программы, тогда как компилятор способен

произвести анализ по всей программе

если некоторая программа должна запускаться многократно, выгоднее

распараллелить ее один раз (при компиляции), а не каждый раз, когда она

исполняется на процессоре.

Недостатки:

Компилятор производит статический анализ программы, раз и навсегда планируя

вычисления. Однако даже при небольшом изменении начальных данных путь

выполнения программы сколь угодно сильно изменяется.

Очень увеличится сложность компиляторов. Значит, увеличится число ошибок в

них, время компиляции.

Еще более увеличится сложность отладки, так как отлаживать придется

оптимизированный параллельный код.

Производительность Merced будет всецело зависеть от качества компилятора.

Компиляторы для IA-64 в настоящее время разрабатываются, об их качестве

ничего не известно.

Пpедставляется, что pазpаботка качественного pаспаpаллеливающего

компилятоpа для Merced - более сложная задача, чем pазpаботка самого

Merced. Сегодня известен, пожалуй, только один успешный коммерческий

компилятор подобного типа - это компилятор для семейтва сигнальных

процессоров TMS320C6x фирмы Texas Instruments. Этот компилятор

разрабатывался довольно долгое время.

Согласно заявлениям фирм Intel и HP, одно из достоинств EPIC - упрощение

архитектуры, но IA-64 будет аппаратно поддерживать CISC систему команд

семейства x86.

Пpоизводительность Merced 800 MHz на набоpе команд x86, вероятно, будет

на уpовне Pentium 500 MHz. То есть, стаpое пpогpаммное обеспечение для

пpоцессоpов x86 не будет эффективно исполняться на Merced. Запускать на нем

DOS или Windows - чересчур дорого. Сама фирма Intel заявляет, что Merced

предназначен для рабочих станций и серверов верхнего уровня. В этом секторе

компьютерного рынка процессоры x86 не использовались, поэтому непонятно,

зачем в Merced нужна совместимость с x86.

Также вероятно, что наращивание числа исполняющих устройств - не столь

тяжелая задача для RISC процессоров и не столь легкая для EPIC, как

утверждается разработчиками EPIC и IA-64. Тем более, что так называемые

RISC процессоры уже используют многие идеи, которые будут воплощены в

Merced. Повторим, что классификация процессоров на CISC, RISC и VLIW

условна. Современные процессоры воплощают удачные идеи из всех

перечисленных концепций. В Microprocessor Report за 26 января 1998 года

высказывается предположение, что EPIC может быть добавлено в виде

расширения в существующие RISC наборы команд; измененный таким образом RISC

процессор будет способен запускать старый код, а на программах

скомпилированных для EPIC будет работать так же быстро, либо быстрее, чем

IA-64 процессоры.

Intel и HP неоднократно заявляли, что Merced будет построен по

революционной концепции EPIC. Но уже существуют процессоры, по всем

признакам попадающие в категорию EPIC - отечественный Эльбрус-3 (1991г),

TMS320C6x (1997г).

Все же, Merced - это интересный эксперимент в области разработки

процессоров. И его ожидает трудная, но интересная судьба. Поэтому Intel и

HP, призывая всю компьютерную индустрию переходить на Merced, сами

стараются перестраховаться. Это утверждение подтвеpждатся следующими

фактами. Intel продолжает линию 32-разрядных x86-процессоров и, вдобавок,

закупила лицензию у DEC на RISC-пpоцессоp Alpha; Hewllet-Packard,

одновpеменно с pазpаботкой EPIC, пpодолжает pазpаботку новых супеpскаляpных

RISC-пpоцессоpов сеpии PA-RISC.

Словарь терминов

CISC - аббревиатура от Complex Instruction Set Computer

Пpи pазpаботке набора команд CISC заботились об удобстве пpогpаммиста /

компилятора а не об эффективности исполнения команд пpоцессоpом. В систему

команд вводили много сложных команд (производящих по несколько простых

действий). Часто эти команды представляли собой программы, написанные на

микрокоде и записанные в ПЗУ процессора. Команды CISC имеют разную длину и

время выполнения. Зато машинный код CISC процессоров - язык довольно

высокого уровня. В наборе команд CISC часто присутсвуют, например, команды

организации циклов, команды вызова подпрограммы и возврата из подпрограммы,

сложная адресация, позволяющая реализовать одной командой доступ к сложным

структурам данных. Основной недостаток CISC - большая сложность реализации

процессора при малой производительности.

Примеры CISC процессоров - семейство Motorola 680x0 и процесссоры

фирмы Intel от 8086 до Pentium II. Эти процессоры популярны и по сей день.

Концепция CISC противопоставляется RISC.

RISC - аббревиатура от Reduced Instruction Set Computer

Основными чертами RISC-концепции являются:

одинаковая длина команд

одинаковый формат команд - код команды ; регистр-приемник ; два регистра-

источника

операндами команд могут быть только регистры

команды выполняют только простые действия

большое количество регистров общего назначения (могут быть использованы

любой командой)

конвейер(ы)

выполнение команды не дольше, чем за один такт

простая адресация

К RISC процессорам причисляют MIPS, SPARC, PowerPC, DEC Alpha, HP PA-

RISC, Intel 960, AMD 29000.

RISC концепция предоставляет компилятору большие возможности по оптимизации

кода. В настоящее время именно RISC процессоры наиболее распространены.

Область их применения очень широка - от микроконтроллеров до

суперкомпьютеров. RISC процессоры лидируют по производительности среди

процессоров общего назначения. Существуют стандарты на RISC процессоры,

например SPARC - Scalable Processor ARChitecture (текущая версия - 9,

UltraSPARC), MIPS (текущая версия - IV, R10000), PowerPC; часто их называют

открытыми архитектурами.

VLIW - аббревиатура от Very Long Instruction Word

VLIW - это набор команд, реализующий горизонтальный микрокод. Несколько (4

- 8) простых команд упаковываются компилятором в длинное слово. Такое слово

соответствует набору функциональных устройств.

VLIW архитектуру можно рассматривать как статическую суперскалярную

архитектуру. Имеется в виду, что распараллеливание кода производится на

этапе компиляции, а не динамически во время исполнения. То есть, в машинном

коде VLIW присутствует явный параллелизм.

VLIW процессоры мало распространены. Наиболее известна была VLIW

система фирмы Multiflow Computer, Inc. Эта фирма уже не существует. Многие

бывшие инженеры из Multiflow Computer работают теперь в HP. В нашей стране

довольно известен суперкомпьютер "Эльбрус-3", использующий VLIW концепцию.

К VLIW можно причислить семейство сигнальных процессоров TMS320C6x фирмы

Texas Instruments. C 1986 года ведутся исследования VLIW архитектуры в

IBM's T. J. Watson Research Center.

Несомненно, между EPIC и VLIW можно найти много общего.

Список использованной литературы:

1. Подшивка журнала Компьютерра за 1997-2000 годы

2. Информация с Интернет-сайта IXBT

3. Журнал «Аппаратные средства PC» №5, 1999 г.

Страницы: 1, 2, 3, 4, 5