Методические указания по микропроцессорным системам

MULTIBUS, в состав которой входят 16-разрядная МД, 20-разрядная МА, восемь

входов прерываний, шины управления и шины арбитража. Последние позволяют

осуществить синхронизацию процесса использования системных магистралей при

параллельной работе нескольких процессоров в системе. Для формирования шин

управления и арбитража в таких системах применяются специальная схема

системного контроллера и схема арбитража работы процессоров. Схемы

используют следующие выводы МП БИС: RQ/EQ, RQ/E1, позволяющие

сопроцессорам брать управление магистралями системы; QS0 и QS1,

отображающие состояние конвейера команд и позволяющие внешним устройством

или сопроцессорам системы следить за выполнением команд МП БИС; LOCK –

сигнал, используемый для запрета доступа к магистралям на время выполнения

текущей команды.

4.2. Особенности проектирования МПC на основе однокристальных микроЭВМ и

контроллеров.

Так же, как и при выполнении системного этапа проектирования любых

ЭВМ, при проектировании МПC на основе однокристальных микроЭВМ с самого

начала должны быть определены и документированы основные функциональные

характеристики разрабатываемой системы: разработчики и изготовители МПС

могут интерпретировать характеристики не так, как заказчик и это может

привести к необходимости переделки уже выполненной работы.

Результатом этого этапа должна быть структурная схема МПС с

определением всех входных и выходных сигналов и их электрических и

временных характеристик. На этом же этапе желательно составить так

называемый "служебный обзор", в котором форма задания функциональных

характеристик заказчика заменяется на более удобную для разработчика.

Толкование этого документа должно иметь полное понимание и однозначность.

Можно также внести предложения по улучшению характеристик и параметров МПС,

которые заинтересуют заказчика. Выбор MП MПC - достаточно сложная

процедура, при которой надо учитывать множество факторов. Если, например,

доступна только одна модель однокристального МП, то проблема выбора

сводится к ответу на вопрос: можно ли построить МПС с требуемыми

характеристиками на основе этого МП. При разработке МПС с предполагаемым

большим объемом выпуска выбор и проверка правильности принятого решения

требуют значительного времени.

Так как одним из главных критериев при выборе MП является требуемое

быстродействие, наиболее распространенным методом его оценки является

использование так называемых б е н ч м а р к о в с к и х программ (БПр).

БПр - это программа решения на анализируемом МП такой задачи, которая по

составу операций соответствует классу задач предполагаемого применения.

Обычно длина БПр – 100-200 команд. В состав ее обязательно должны входить

операции по вводу-выводу.

Важным достоинством выбора МП на основе БПр является то, что она не

только определяет время решения задачи на конкретном MП, но и вскрывает

достоинства и недостатки его системы команд для заданной области

применений. Если проверка правильности составления БПр на конкретных

числовых примерах покажет, что БПр не дает удовлетворительных временных

показателей ее выполнения, следует использовать один из следующих подходов:

- повторить разработку для этого же МП, но перераспределить при этом

программные и аппаратные средства таким образом, чтобы обеспечить требуемые

характеристики по быстродействию;

- выбрать более быстродействующий МП.

Процедура выбора МП с помощью БПр приведена на рис. 4.3.

Разработка аппаратной части МПС должна начинаться с разработки ее

процессора, поскольку в дальнейшем он может использоваться для проверки

других устройств. Обычно в процесс разработки процессора входят этапы по

разработке вспомогательного оборудования, которое позволяет упростить

проверку и отладку процессора.

В состав МПК БИС в ряде случаев не входит генератор тактовых

импульсов, поэтому он должен быть разработан и изготовлен в первую очередь,

так как он может быть единственным элементом, необходимым для запуска

процессора.

Если МПС реализуется на сравнительно большом числе ИС, а рабочая

программа достаточно сложна, то потребуется разработка и изготовление

пульта. Он должен иметь индикацию состояния адресной шины и шины данных.

Кнопки и переключатели должны обеспечивать управление пуском и остановкой,

шаговым режимом и вводом данных и команд в ОЗУ МПС.

Правильность функционирования процессора МПС должна проверяться в

режиме выполнения программы. Поскольку платы памяти изготавливаются обычно

позже, для проверки процессора необходимо разработать и изготовить макет

небольшого ЗУ.

[pic]

Рис. 4.3. Процедура выбора МП

Проверку рекомендуется начать с выполнения команды условного перехода,

которая передает управление самой себе. Это позволит, во-первых, убедиться

в работоспособности МП, а, во-вторых, исследовать временную диаграмму

работы процессора MПС с помощью осциллографа. На основе макета памяти можно

проверить выполнение всех команд, а позже проверить работоспособность

остальной аппаратуры МПС.

Характеристики МПС в значительной степени определяются организацией

обмена информацией между МП, основной памятью и внешними устройствами.

Поэтому разработка интерфейса системы является одним из наиболее

ответственных этапов разработки. Сложностъ этого этапа обуславливается тем,

что связь БИС, входящих в MПK, обычно функционально и структурно строго

регламентирована руководящим техническим материалом, спецификой МПС,

предназначенной для конкретного применения, и определяется исключительно

внешними устройствами МПС и их связью с МП и основной памятью. На

аппаратуру, обеспечивающую этот интерфейс, в некоторых случаях приходится

60-80% общих аппаратурных затрат. В функции интерфейса обычно входят

операции по дешифрации адреса устройства, синхронизации обмена,

согласование информационных и управляющих сигналов, дешифрация кода

команды, генерирование запросов на прерывание процессора и др.

Для того, чтобы МПС могла выполнять задачи обработки данных, ее

необходимо снабдить соответствующим программным обеспечением (ПО), которое

подразделяется на две части: системное и прикладное. Основой системного ПО

служит, как правило, некоторая операционная система, которая включается в

состав МПС при ее поставке потребителю. Прикладное ПО содержит комплекс

программ, соответствующих специфике области применения системы. И

системное, и прикладное ПО создаются с помощью подходящих языков

программирования, включая язык Ассемблера данной МПС и языки высокого

уровня.

Составляя программу для МПС (или микроЭВМ) в машинных кодах или на

языке Ассемблера, программист абстрагируется от всего многообразия

элементов МПС и имеет дело лишь с системой команд и ограниченным числом ее

регистров, называемых программно-доступными регистрами. Эти регистры

характеризуются тем, чти их имена или условные обозначения (номера) могут

применяться в машинных командах, а содержимое регистров может быть

изменено, прочитано или использовано с помощью соответствующих команд по

желанию программиста. Программно-доступные регистры обычно составляют лишь

небольшую часть всех регистров MП. Никакие другие элементы МП, кроме его

программно-доступных регистров, не находят отражения в программах,

написанных в кодах системы или на языке Ассемблера. Следовательно, с точки

зрения программиста МП МПС представляет собой совокупность программно-

доступных регистров, которые каким-то образом связаны с остальными

компонентами и элементами процессора с целью выполнения операций,

соответствующих системе команд данного МП. Можно, таким образом, полагать,

что набор программно-доступных регистров и система команд – это главное,

что нужно знать программисту о микропроцессоре, чтобы приступить к

написанию программы.

4.3. Обзор перспективных проектов МПС на основе однокристальных комплектов

БИС

В данном подразделе рассматриваются проекты МПС, созданные в 80-90х

годах и послужившие основой для современных МПС на основе однокристальных

МП.

В рассматриваемых классах МПС были применены новейшие достижения как

технологий, так и новых принципов организации архитектур самих МП и МПС в

целом.

МПС на основе 32-разрядного МП NS32032 представляет собой результат

развития разработок фирмы National Semuiconductor в области МП, для которых

характерна 32-разрядная внутренняя архитектура при 8- или16-разрядных шинах

данных и интерфейса. Структура МПС на основе МП NS32032 представлена на

рис. 4.4.

[pic]

Рис. 4.4. Структура МПС на основе МП NS32032

МПС кроме МП NS32032 содержит следующие вспомогательные микросхемы:

- устройство управления временными состояниями(УУВС) NS32201;

- устройство управления памятью (УУП) NS32082;

- устройство обработки с плавающей запятой (УОПЗ) NS32081;

- устройство управления прерываниями (УУПр) NS32202;

В отличие от ситуаций с сопроцессорами, которые не способны

декодировать свои собственные команды, при работе со вспомогательными

процессорами УОПЗ и УУП центральный МП (ЦПУ) декодирует коды операций и

останавливается на время пересылки команд и данных в эти процессоры, причем

дополнительные строки программы на это не затрачиваются.

МПС на основе МП 80386 (рис. 4.5), представляющего собой 32-разрядную

версию 16-разрядного МП 80286, содержит также сопроцессор математической

обработки 80387, внутриплатную кэш-память с прямым отображением и двух-

портовый контроллер памяти, обеспечивающий ЦПУ и системной шине возможность

доступа к памяти через расширитель 32-разрядной локальной шины. В данной

МПС реализуется обработка данных всех типичных видов (16-и 32-разрядных

целых чисел, битовых команд, цепочек байтов, двоично-десятичных чисел), а

если в состав системы включен сопроцессор 80387 – обработка 32-, 64- и 80-

разрядных действительных чисел.

[pic]

Рис. 4.5. Структура МПС на основе МП 80386

МПС на основе МП NCR/32 (рис. 4.6). Данный МП обладает уникальной

способностью, заключающейся в возможности микропрограммного управления им с

целью эмуляции набора команд других МП или МПС с использованием внешнего

ППЗУ.

[pic]

Рис. 4.6. Структура МПС NCR/32.

ЦПУ имеет две независимые мультиплексированные шины: 32-разрядную шину

процессор-память, служащую для интерфейса основной памяти, портов ввода-

вывода и других устройств, обеспечивающих работу системы, и 16-разрядную

шину устройства хранения команд, которая осуществляет интерфейс с ППЗУ

микропрограмм. Диапазон адресации составляет 16Мбайт прямо адресуемой

реальной памяти и 128Кбайт прямо адресуемой памяти микрокоманд. Скорость

пересылки данных по шине процессор-память превышает 50Мбайт/с. Доступном к

шине управляет устройство арбитража приоритетов.

Устройство преобразования адресов выполняет функции управления при

работе с реальной и виртуальной памятью, ведения учета астрономического

времени, а также обнаружения и коррекции ошибок в системной памяти.

Диапазон адресации виртуальной памяти составляет 4Гбайта. Устройство

расширенной арифметики располагает полным набором арифметических операций

ЭВМ класса IBM.

МПС ARM фирмы Accorn (Англия) предназначена для решения задач

искусственного интеллекта и работы с языками высокого уровня и обладает

наиболее характерными признаками компьютеров с сокращенным набором команд:

небольшой аппаратно-реализованный набор команд; конвейеризация в

архитектуре процессора; небольшие размеры СБИС; высокая пропускная

способность памяти. МПС ARM (рис. 4.7) имеет 26-разрядную адресную шину и

отдельную 32-разрядную шину данных с пропускной способностью памяти

18 Мбайт/c (при использовании пакетного режима скорость пересылки данных

увеличивается на 30 %). Диапазон адресации составляет 64 Мбайт.

[pic]

Рис. 4.7. Структура МПС ARM

Пересылками данных управляет ряд отдельных блоков, а не ПЗУ

микропрограмм; дешифратор команд – программируемая логическая матрица.

Благодаря широкому использованию конвейерных принципов обработки и налично

группового сдвигателя производительность МПС достигает 3 млн. оп/с. Набор

команд – это основные 44 команды пяти типов: “регистр-регистр”, арифметика

и логика, загрузки и записи в память содержимого одиночного регистра и

множества регистров, переходов.

МПС на основе МП ?РD7281 NEC. ЦПУ данной МПС представляет собой

конвейерный МП для обработки цифровых сигналов, специально предназначенный

для этого вида обработки (восстановление, заполнение, сжатие, распознавание

образов), а также для реализации быстрых преобразований Фурье и числовой

обработки.

Этот МП является СБИС, в которой впервые воплощена потоковая

архитектура. За счет применения ленточного принципа управления прохождением

потоков и конвейерной архитектуры в МП достигается скорость обработки 5

млн. оп/с и при последовательном соединении нескольких МП

производительность МПС возрастает почти линейно. Внутренний круговой

конвейер состоит (рис. 4.8) из таблицы связей, функциональной таблицы,

памяти данных, очередей и процессорного устройства.

[pic]

Рис. 4.8. Структурная схема процессора ?РD728

Метки, поступающие через контроллер ввода, передаются в таблицу связей

и обрабатываются необходимое число раз в конвейере.

МПС “Канальная Лисп-машина (CLM )” фирмы “Texas Instrument”, являясь

одним из первых 32-разрядных процессоров языков высокого уровня (Лисп),

реализованных в виде одного кристалла, предназначена для решения задач

искусственного интеллекта и баз данных. Как показано на рис. 4.9, CLM имеет

традиционную фон-неймановскую структуру. Для обработки битовых полей

предусмотрены сдвигатель и маскировщик, позволяющие осуществить циклические

сдвиги на количество позиций до тридцати двух.

[pic]

Рис. 4.9. Структурная схема машины CLM.

Около половины кристалла занимает встроенное ЗУПВ объемом более 114

Кбит. Микропрограммная память CLM имеет 16К 64-битовых слов, поэтому

вместе с устройством отображения память размещена вне кристалла процессора.

На основе микропроцессора CLM могут быть построены системы обработки

символов, которые могут быть использованы в качестве встроенных экспертных

систем, таких, например, как интеллектуальные системы, принимающие решения

при интерпретации изменяемых данных и диагностике своих собственных

неисправностей.

Семейство 32-разрядных микропроцессорных устройств Аm29300,

изготавливаемые фирмой Advanced Micro Devices, позволяет строить МПС с

высоким уровнем архитектурной гибкости (МПС с архитектурой КСНК, МПС с

микропрограммным управлением, матричные и графические процессоры и

процессоры ЦОС). Комплект Аm29300 включает (рис. 4.10) следующие

устройства: параллельный умножитель, контроллер операций, секвенсор команд,

АЛУ, четырехпортовый регистровый файл.

[pic]

Рис. 4.10. Структурная схема ЦПУ на основе МП Аm29300.

Основным преимуществом МП Аm29300 являются: применение “насквозь”

поточной архитектуры, что позволяет завершать выполнение операций за один

микроцикл; длительность микроциклов всех компонентов семейства

сбалансирована таким образом, чтобы ни один из них не заставлял простаивать

остальные; состав семейства позволяет при построении МПС избежать

необходимости использования нескольких разрядномодульных секций, что

уменьшает число межсоединений, снимает задержки передачи микрокоманд,

расширяет номенклатуру типов обрабатываемых данных.

АЛУ Аm29300 имеет две входные и одну выходную 32-разрядные шины. Две

СБИС Аm29332 могут быть использованы совместно таким образом, что одна из

них выполняет роль основного АЛУ, а вторая – избыточного вспомогательного,

причем выходы второго блокируются. Они выполняют одни и те же операции над

одним потоком данных и при несовпадении результатов вычислений

вырабатывается сигнал ошибки.

Контрольные вопросы

1. Дайте определение однокристальной микроЭВМ.

2. Поясните особенности организации архитектуры МПК К1810 и

функционирования МП К1810ВМ86.

3. Перечислите основные этапы проектирования однокристальных МПС.

4. С какой целью при выборе МП используются бенчмарковские программы.

5. Перечислите особенности настройки однокристальных МПС.

5. МУЛЬТИМИКРОПРОЦЕССОРНЫЕ СИСТЕМЫ

5.1. Обзор развития ММПС и их архитектур

В связи с появление мощных микропроцессорных средств ВТ в мировой

практике в настоящее время сложилась следующая классификация ЭВМ:

- микроЭВМ;

- мини-ЭВМ;

- супермини-ЭВМ;

- универсальные ЭВМ;

- мегауниверсальные ЭВМ;

- матричные процессоры;

Страницы: 1, 2, 3, 4, 5, 6, 7