Модернизация управляющего блока тюнера

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

|Изм.|Лист|№ Докум. |Подп.|Дата| |Лист|

| | | | | | |8 |

| | | | | | | |

|Прерывания по входу TRAP не может быть маскировано. Если маска прерываний не |

|установлена, то на указанные маскируемые прерывания МП будет реагировать, |

|помещая при этом содержимое счетчика команд в стек и переходя к выполнению |

|программы, адрес которой определяется вектором реестра. |

|Так как прерывания TRAP не может, быть маскировано, при появлении запроса |

|прерывания на этом входе микропроцессор будет всегда переходить к выполнению |

|программы, указанной вектором реестра. |

|Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход |

|RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5 |

|достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому |

|прерыванию записан некоторый постоянный приоритет: сигнал TRAP имеет наивысший |

|приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR имеет низший |

|приоритет. |

|Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом: |

|на вход HOLD нужно подать уровень логической «1». |

|Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится|

|в состояние логической «1». Перевод этой линии в состояние логической |

|«1»означает, что МП прекратил управление АШ, ШД и шиной управления. |

|Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85 подать |

|уровень логического «0». Это необходимо, когда время реакции памяти или |

|устройства ввода/вывода больше, чем время цикла команды. |

|Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт |

|это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны ли|

|дополнительные байты и если да, ЦП их получит в последующих циклах. Поскольку |

|байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа |

|которых МП 1821ВМ85 использует 244. |

|Основная последовательность действий при выполнении любой команды такова: |

|Микропроцессор выдает в память адрес, по которому хранится код операции команды.|

| |

|Код операции читается из памяти и вводится в микропроцессор. |

|Команда дешифруется процессором. |

|Микропроцессор настраивается на выполнение одной из основных функций в |

|соответствии с результатами дешифрации считанного кода операции. |

|Фундаментальной и отличительной особенностью использования МП при проектировании|

|устройств заключается в следующем: синхронизация всех сигналов в системе |

|осуществляется схемами, входящими в состав кристалла микропроцессора. |

|Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая тактовая |

|частота равна 3.072 МГц. В этом случае длительность одного машинного такта |

|приблизительно равна 325 мс, а требуемое время доступа к памяти - около 525 мс, |

|что соответствует облегченному режиму для МОП памяти. |

| |

| |

|Изм.|Лист|№ Докум. |Подп.|Дата| |Лист|

| | | | | | |9 |

| | | | | | | |

| |

|Адресная шина микропроцессора 1821ВМ85. |

| |

| |

|В МП 1821МВ85 используется принцип «временного мультиплексирования» функций |

|выводов, когда одни и те же выводы в разные моменты времени представляют разные |

|функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 |

|выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины |

|данных, либо младших разрядов адресной шины. Необходимо «фиксировать» логические|

|состояния выводов AD0[pic]AD7 МП в моменты, когда они функционально |

|представляют адресные разряды А0[pic]А7. Для этого необходимо точно знать, когда|

|на этих выводах отображается адресная информация. В корпусе МП существует |

|специальный вывод N 30, обозначенный ALE – открытие фиксатора адреса, сигнал на |

|котором в нормальном состоянии соответствует логическому «0». Если информация на|

|выводах AD0[pic]AD7 (N 12[pic]19), является адресной А0[pic]А7, то ALE |

|переводится в состояние логической «1». При перехода ALE из состояния логической|

|«1» в состояние логического «0» информация на AD0[pic]AD7 должна быть |

|зафиксирована. Отметим что для стробирования адресной информации от МП может |

|быть использован любой фиксатор. Единственная предосторожность, которую |

|необходимо соблюдать при использовании фиксаторов, заключается в согласовании |

|нагрузки по току для выводов AD0[pic]AD7 МП 1821ВМ85 и входов фиксатора во |

|избежание их перегрузки, т.е. необходимо убедиться, что ток на входе |

|используемого фиксатора не является слишком большим для МП. В качестве фиксатора|

|будем использовать регистр, тактируемый сигналом ALE от микропроцессора. |

|Регистр – это линейка из нескольких триггеров. Можно предусмотреть логическую |

|схему параллельного отображения на выходах состояния каждого триггера. Тогда |

|после заполнения регистра от параллельных выводов, по команде разрешения выхода,|

|накопленное цифровое слово можно отобразить поразрядно сразу на всех |

|параллельных выходах. |

|Для удобства поочередной выдачи данных от таких регистров (буферных накопителей)|

|в шину данных процессора параллельные выходы регистров снабжаются выходными |

|буферными усилителями, имеющими третье, разомкнутое Z состояние. |

|Микросхема 1533ИR22 – восьмиразрядный регистр – защелка отображения данных, |

|выходные буферные усилители которого имеют третье Z –состояние. Пока напряжение |

|на входе №11 высокого уровня, данные от параллельных входов отображаются на |

|выходах. Подачей на вход № 11 напряжения низкого уровня, разрешается запись в |

|триггеры нового восьмибитового байта. Если на вход № 1 подать напряжение |

|высокого уровня, выходы микросхемы переходят в 3-е Z состояние. |

|Таким образом, с помощью микросхемы 1533ИR22 мы фиксируем адресную информацию, |

|поступающую от МП. |

| |

| |

| |

| |

| |

|Изм.|Лист|№ Докум. |Подп.|Дата| |Лист|

| | | | | | |10 |

| | | | | | | |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

| |

|Изм.|Лист|№ Докум. |Подп.|Дата| |Лист|

| | | | | | |11 |

| | | | | | | |

| |

|Шина данных микропроцессора 1821ВМ85. |

| |

|Шина данных в отличие от шины адреса является двунаправленной. Значит необходимо|

|предусмотреть буфер, который по соответствующим сигналам управления от МП будет |

|пропускать данные как к МП, так и от него. В качестве двунаправленного буфера |

|будем использовать микросхему 1533 АП6. |

|Микросхема 1533 АП6 содержит 8 ДНШУ с тремя состояниями выводов, два входа |

|разрешения ЕАВ - №1 (переключение направления каналов) и [pic] - №19 (перевод |

|выхода канала в состояние Z). |

| |

|[pic] |

| |

|В качестве управляющих сигналов будем использовать сигналы [pic]; EN. Если |

|сигнал [pic] подать на вход №1 микросхемы 1533 АП6, то при [pic]= «0» |

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13