МЕНЮ


Фестивали и конкурсы
Семинары
Издания
О МОДНТ
Приглашения
Поздравляем

НАУЧНЫЕ РАБОТЫ


  • Инновационный менеджмент
  • Инвестиции
  • ИГП
  • Земельное право
  • Журналистика
  • Жилищное право
  • Радиоэлектроника
  • Психология
  • Программирование и комп-ры
  • Предпринимательство
  • Право
  • Политология
  • Полиграфия
  • Педагогика
  • Оккультизм и уфология
  • Начертательная геометрия
  • Бухучет управленчучет
  • Биология
  • Бизнес-план
  • Безопасность жизнедеятельности
  • Банковское дело
  • АХД экпред финансы предприятий
  • Аудит
  • Ветеринария
  • Валютные отношения
  • Бухгалтерский учет и аудит
  • Ботаника и сельское хозяйство
  • Биржевое дело
  • Банковское дело
  • Астрономия
  • Архитектура
  • Арбитражный процесс
  • Безопасность жизнедеятельности
  • Административное право
  • Авиация и космонавтика
  • Кулинария
  • Наука и техника
  • Криминология
  • Криминалистика
  • Косметология
  • Коммуникации и связь
  • Кибернетика
  • Исторические личности
  • Информатика
  • Инвестиции
  • по Зоология
  • Журналистика
  • Карта сайта
  • Устройство дистанционного управления сопряженное с шиной компьютера IBM PC

    вывода. Все сигналы имеют активный высокий уровень во всех случаях, кроме

    оговоренных отдельно.

    А0—А19. Это 20 выводов адресов памяти и устройств ВВ. А0 – младший

    значащий разряд (МЗР), А19 – старший (СЗР). Сигналы для этих линий

    формируются либо процессором , либо контроллером прямого доступа к памяти.

    D0—D7. Эти восемь выводов образуют двустороннюю шину данных. D0 –

    младший разряд, D7 – старший. Во время цикла записи микропроцессор выдает

    информацию на шину данных по сигналу записи в порт ВВ (IOW) или в память

    (MEMW), которые тактируют подачу данных в порт ввода-вывода или в память.

    Во время цикла чтения с шины порт ввода-вывода или память должны направлять

    информацию на шину данных по сигналу чтения с порта ВВ (IOR) или чтения из

    памяти (MEMR), которые служат для занесения данных в буфер микропроцессора.

    MEMR, MEMW, IOR, IOW. Эти сигналы с активным низким уровнем управляют

    операциями чтения и записи. Они могут выдаваться процессором или

    контроллером ПДП.

    ALE (разрешение регистра адреса). На системной шине PC сигнал ALE

    указывает на начало шинного цикла, который инициируется процессором. Когда

    этот сигнал выставлен, по системной шине данных не будет передаваться

    адресная информация.

    AEN (разрешение адреса). Этот сигнал выдается контроллером ПДП и

    указывает, что идет выполнение цикла прямого доступа к памяти. Обычно он

    служит для блокировки логики декодирования порта ВВ во время цикла прямого

    доступа к памяти. Это необходимо для того, чтобы адрес прямого доступа к

    памяти не был случайно использован в качестве адреса ВВ. Такая ситуация в

    принципе может возникнуть, поскольку управляющие линии IOR и IOW могут

    переходить в активное состояние во время цикла ПДП.

    OSC (сигналы задающего генератора), CLOCK. OSC – высоко- частотный

    системный синхросигнал с периодом повторения 70 нс (частота 14,31818 МГц) и

    коэффициентом заполнения 0,5. Частота сигнала CLOCK равна одной трети

    частоты задающего генератора (4,77 МГц). Она является рабочей частотой

    микропроцессора Intel .

    IRQ2—IRQ7 (запросы на прерывание). Устройства ввода-вывода используют

    шесть линий ввода для генерирования запросов на прерывание, направляемых

    процессору. Этим запросам присваиваются определенные приоритеты (IRQ2

    задает высший приоритет, а IRQ7 – низший). Запрос на прерывание

    генерируется путем выдачи высокого логического уровня на линию IRQ и

    поддержания его до тех пор, пока прием этого сигнала не будет подтвержден

    процессором. Поскольку сигнал подтверждения прерывания (INTA), выдаваемый

    процессором, не появляется на системной шине, подтверждение обычно

    поступает по одной из линий порта ВВ, для чего используется команда OUT,

    выдаваемая подпрограммой обработки прерываний.

    I/O CH RDY (готовность канала ВВ). Этот входной сигнал используется

    для инициирования периодов ожидания, с помощью которых увеличивается

    длительность шинных циклов микропроцессора при работе с «медленными»

    запоминающими и внешними устройствами.

    I/O CH CK (проверка канала ВВ). Этот сигнал с активным низким уровнем

    служит для «информирования» процессора о том, что в данных, поступивших

    из памяти или от устройства ВВ, содержится ошибка, обнаруженная контролем

    по четности.

    RESET DRV (инициирование сброса). Этот сигнал служит для сброса или

    установки в исходное состояние системной логики либо при включении питания,

    либо в том случае, когда после подачи питания обнаруживается, что один из

    уровней напряжения питания выходит за допустимые рабочие пределы. Этот

    сигнал синхронизируется срезом импульса OSC.

    Схема системной шины ISA

    [pic]

    1

    DRQ1—DRQ3 (запрос прямого доступа к памяти). Эти входные сигналы

    служат для запроса доступа к асинхронным каналам, которые используются

    периферийными устройствами, чтобы получить возможность прямого доступа к

    памяти. На линии DRQ должен поддерживаться высокий уровень сигнала до тех

    пор, пока уровень на соответствующей линии DACK не станет низким.

    DACK0—DACK3 (сигналы подтверждения запроса ПДП). Эти сигналы с

    активным низким уровнем используются для подтверждения приема сигналов

    запроса ПДП и для регенерации динамической памяти (DACKO).

    Т/С (конец блока данных). По этой линии выдается импульс, когда

    достигается конец блока данных, передаваемых по каналу прямого доступа к

    памяти.

    В разработанном устройстве сопряжения используются сигналы D0 – D7,

    A0 – A9, AEN, IOR, IOW, RESET.

    2 Схема буферизации.

    В связи с тем, что нагрузочная способность шины ограничена,

    необходимо подключать к ней устройства через схемы буферизации. В данном

    устройстве в качестве буферных элементов используются шинные формирователи

    КР1533АП5 (два четырехканальных формирователя с тремя состояниями на выходе

    с инверсным управлением). Всего для буферизации разрядов А0 - А9 адресной

    шины и требуемых управляющих сигналов используется две микросхемы.

    3 Дешифратор адреса.

    Схема дешифрации адреса портов ввода – вывода спроектирована с учетом

    возможного расширения устройства и рассчитана на адресацию 32 портов – с

    300H по 31FH.

    Существует несколько способов обращения к портам:

    1. Ввод-вывод, управляемый программно.

    2. Ввод-вывод, управляемый подпрограммой обработки прерываний.

    3. Ввод-вывод, управляемый аппаратными средствами (ПДП).

    В данной схеме используется программно-управляемый ввод-вывод, когда

    обращение к портам осуществляется по специальным командам микропроцессора

    IN и OUT.

    При появлении на шине одного из адресов с 300H по 31FH и при

    наличии активного сигнала AEN, логические схемы декодирования генерируют

    импульс выбора порта. При наличии этого импульса соответствующий порт готов

    к приему или передаче информации.

    4 Приемо-передатчик данных.

    В качестве приемо-передатчика данных используется восьмиканальный

    двунаправленный формирователь с тремя состояниями на выходе КР1533АП6.

    Направление передачи данных определяется наличием сигналов чтения или

    записи на шине и работой дешифратора адреса. Если присутствует сигнал

    чтения, то данные из регистров выбранного дешифратором порта поступают на

    шину. Если присутствует сигнал записи, то данные с шины записываются в

    регистры выбранного дешифратором порта.

    5 Регистр команд управления.

    Регистр команд управления объединяет три порта с адресами 300Н, 301Н

    и 302Н. В нашей схеме регистр действует в одном направлении: процессор в

    виде параллельного 8 разрядного кода посылает команду управления

    передатчиком, которая записывается в один из портов. В качестве портов

    регистра используются 3 микросхемы серии КР1533ИР22 (восьмиразрядный

    регистр на триггерах с защелкой с тремя состояниями на выходе). Таким

    образом, регистр способен хранить 24-разрядное число.

    6 Исполнительное устройство.

    Команды управления передатчиком из регистра хранения подаются на

    исполнительное устройство через схему оптоэлектронной развязки.

    Исполнительное устройство – это блок реле, который непосредственно

    управляет передатчиком. Каждый разряд регистра управляет отдельным реле,

    что позволяет подавать на передатчик до 24 команд одновременно.

    7 Блок электропитания.

    Исполнительное устройство питается от автономного источника

    электропитания. Источник представляет собой трансформатор, с одной

    первичной и двумя вторичными обмотками, двумя выпрямителями, на основе

    мостовых схем и двумя стабилизаторами непрерывного действия (НКСН),

    рассчитанными на напряжения +12 В и +5 В соответственно. Однофазная

    мостовая схема из всех двухполупериодных схем выпрямления обладает

    наилучшими технико-экономическими показателями. Данный класс устройств

    получил широкое распространение для питания различной радиоэлектронной

    аппаратуры. Это объясняется схемной простотой, высоким качеством выходного

    напряжения возможностью миниатюризации методами современной технологии.

    НКСН могут выполняться с последовательным, параллельным или комбинированным

    включением регулирующего элемента. В данной схеме используется

    последовательное включение регулирующего элемента. Стабилизированный

    источник питания вырабатывает два выходных напряжения +5В и +12В с малым

    уровнем пульсаций. Напряжение +12 В используется для питания элементов

    исполнительного устройства, а напряжение + 5 В – для дальнейшей

    модернизации и расширения системы.

    8 Работа системы.

    Работа системы происходит следующим образом. Программа задает

    временные интервалы запуска той или иной команды управления передатчиком и

    адреса портов ввода-вывода, в которые записываются эти команды. Процессор

    по заданной программе в определенные моменты времени обращается к порту,

    выставляя на линиях A0 – A9 его адрес 300Н (либо 301Н и 302Н), а на линиях

    D0 – D7 команду управления.

    Одновременно с этим при высоком уровне на линии сигнала IOR

    приемопередатчик переключается на передачу данных от шины к

    регистру. При этом инициируется сигнал AEN, разрешающий дешифрацию адреса,

    и сигнал IOW, по которому происходит запись команды в регистр хранения

    команд. Запись производится только в том случае, если схема дешифрации

    определила, что обращение происходит именно к выбранному порту и

    активизировала его. Таким образом, за 3 цикла обращения можно записать в

    регистр хранения команд 24-разрядное число. Далее сигналы с регистра

    поступают на оптоэлектронные ключи, которые, в зависимости от высокого или

    низкого уровня на входах, включают или выключают реле управления

    передатчиком.

    Передатчик HF1000 состоит из двух блоков: возбудителя и усилителя

    мощности, каждый из них имеет входы для внешнего управления, которые

    подключаются к реле исполнительного устройства с помощью кабеля,

    проложенного от эфирной студии в учебном корпусе УрКСИ к аппаратной на 9

    этаже здания по Мельникова - 52а. В данной системе используется пока только

    три сигнала:

    - включение усилителя мощности;

    - отключение усилителя мощности;

    - блокировка несущей частоты возбудителя.

    Этого достаточно для поддержания необходимых режимов работы

    радиостанции:

    - режим «включено»;

    - режим «выключено»;

    - дежурный режим, когда передатчик включен и готов к немедленной трансляции

    передачи в эфир, но излучение несущей заблокировано.

    Таким образом, настроив программу управления, можно запрограммировать

    расписание работы радиостанции на длительный период времени, вплоть до

    года.

    При этом оператор всегда может вмешаться в работу программы и

    оперативно внести изменения, а также производить переключения в ручном

    режиме. Структурная схема всей системы приведена на рис. 6.

    Структурная схема размещения оборудования системы ДУ

    радиостанцией.

    [pic]

    1

    ЭЛЕКТРИЧЕСКИЙ РАСЧЕТ ИСТОЧНИКА ЭЛЕКТРОПИТАНИЯ.

    1 Исходные данные:

    1. Напряжение питающей сети U1=220 В; 2. Частота тока в сети fc=50

    Гц; 3. Величины относительных отклонений напряжения сети амин=0,005 В,

    амакс=0,005 В; 4. Номинальное значение выходного напряжения стабилизатора

    Uвых=12 В; 5. Пределы регулировки выходного напряжения стабилизатора

    Uвых.мин=11,94 В, Uвых.макс=12,06 В; 6. Максимальный и минимальный токи

    нагрузки стабилизатора Iн.мин=0,95 А, Iн.макс=1,05 А; 7. Коэффициент

    стабилизации по входному напряжению Кст=500; 8. Внутреннее сопротивление

    стабилизатора ri=3Tср/R7 (21)

    где Tср- постоянная времени С5R7, мкC

    Tср=1/2*П*2*fc (22)

    Tср=1/2*3,14*100=1,6 мкС

    С5>=4,8*10-3/1500=3,2 мкФ

    В качестве С5 выбираем конденсатор К50-6 3,3 мкФ.

    13 Расчет схемы сравнения и усилителя постоянного тока. Определим величину

    опорного напряжения Uоп, В:

    Uоп<=Uвых.мин – (2-3)В (23)

    Uоп<=11,94-3=8,94 В

    Выбираем Uоп=8,9 В, в качестве источника опорного напряжения выбираем

    стабилитрон Д818Б:

    Справочные данные стабилитрона Д818Б

    1

    | UСТ.макс, |UСТ.мин, В |Iст.мин, мА|Iст.макс, |rст, Ом |аст,%/0С |

    |В | | |мА | | |

    |9 |6,75 |3 |33 |25 |-0,02 |

    14 Рассчитаем напряжение на выходе операционного усилителя Uвых.оу, В

    Uвых.оу=Uвых. – Uоп (24)

    Uвых.оу =12-8,9=3,1 В

    15 Зная ток базы составного транзистора Iб3=1мА определим ток на выходе ОУ

    I оу, он должен быть в (2,5-4) раза больше Iб3:

    I оу=3 мА

    16 Рассчитаем величину защитного резистора R8, Ом:

    R8=Uвых.оу/I оу (25)

    R8=3,1/3*10-3=1033 Ом

    Принимаем R8=1кОм

    17 Найдем мощность рассеиваемую на резисторе РR8, мВт:

    РR8=Uвых.оу*I оу (26)

    РR8=3,1*3*10-3=9,3 мВт

    В качестве R8 выбираем ОМЛТ-0,125-1кОм.

    18 Рассчитаем величину резистора R9 ,Ом:

    R9=(Uвых. мин.-Uст.макс)/Iст.мин, (27)

    где Uст.макс ,Iст.мин- справочные данные стабилитрона см. таблицу 3

    R9=(11,94-9)**/3*10-3=980 Ом

    Принимаем R9=1кОМ

    19 Найдем мощность рассеиваемую на резисторе РR9, мВт:

    РR9=(Uвых. макс.-Uст.мин)2/R9 (28)

    РR9=(12,06-6,75)2/1000=28 мВт

    В качестве R9 выбираем ОМЛТ-0,125-1кОм.

    20 Определим максимальный ток через стабилитрон и убедимся, что его

    величина не превышает предельно допустимого значения Iст10.макс, мА:

    Iст10.макс=(Uвых. макс.-Uст.мин)/R9 (29)

    Iст10.макс=(12,06-6,75)/1000=5,3 мА

    Iст210макс=5,3 мА < Iст.макс=33 мА –верно

    21 Зададимся током делителя Iдел=0,5 мА

    22 Определим минимальный и максимальный коэффициент передачи делителя ?мин

    и ?макс:

    ?мин =Uст.мин/Uвых. макс (30)

    ?мин =6,75/12,06=0,56

    ?макс = Uст.макс/Uвых. мин (31)

    ?макс =9/11,94=0,75

    23 Определим суммарное сопротивление делителя Rдел, Ом:

    Rдел=Uвых. мин/Iдел (32)

    Rдел=11,94/0,5*10-3=23880 Ом

    24 Рассчитаем величину резистора R12 ,Ом:

    R12<= ?мин *Rдел (33)

    R12<=0,56*23880=13370 Ом

    Принимаем R12=13кОМ

    25 Найдем мощность рассеиваемую на резисторе РR12, мВт:

    РR12= R12*I дел2 (34)

    РR12=13000*(0,5*10-3)2=32 мВт

    В качестве R12 выбираем ОМЛТ-0,125-13кОм.

    26 Рассчитаем величину резистора R10 ,Ом:

    R10<=(1- ?макс)*Rдел (35)

    R10<=(1-0,75)*23380=5840 Ом

    Принимаем R10=5600 Ом

    27 Найдем мощность рассеиваемую на резисторе РR10, мВт:

    РR10=R10*I дел2 (36)

    РR10=5600*(0,5*10-3)2=14,2 мВт

    В качестве R10 выбираем ОМЛТ-0,125-5,6 кОм.

    28 Рассчитаем величину переменного резистора R11, Ом:

    R11=Rдел-R10-R12 (37)

    R11=23880-5600-13000=5280 Ом

    29 Найдем мощность, рассеиваемую на переменном резисторе РR11, мВт:

    РR11=R11*I дел2 (38)

    РR11=5180*(0,5*10-3)2=2,6 мВт

    В качестве R11 выбираем СП5-15-6,8 кОм

    30 Расчет термокомпенсации. Определим номинальное значение температурного

    коэффициента стабилитрона ?ст2, мВ/0С:

    ?ст2=10* аст2* Uст2, (39)

    где аст2-справочный параметр стабилитрона;

    Uст2=(Uст.макс+ Uст.мин)/2; (40)

    Uст2=(9+6,75)/2=7,87 В;

    ?ст2=10*(-0,02)*7,87=-1,57 мВ/0С

    31 Найдем максимальный температурный коэффициент стабилизатора при

    отсутствии термокомпенсирующих диодов ?макс:

    ?макс=(Uвых*(?ст2+?о.у..макс))/ Uст2, (41)

    где- ?о.у..макс- максимальный температурный коэффициент операционного

    усилителя мкВ/0С (справочные данные);

    ?макс=(12*(-1,57+50*10-3))/7,87=2,39 мВ/0С

    Полученное значение температурного коэффициента меньше заданного,

    поэтому нет необходимости осуществлять термокомпенсацию.

    32 Рассчитаем основные параметры стабилизатора. Определим коэффициент

    стабилизации Кст:

    Кст=[pic], (42)

    где Кр- коэффициент усиления составного регулирующего транзистора по

    напряжению:

    Кр=[pic], (43)

    где К4, К3-коэффициенты усиления по напряжению транзисторов VT3, VT4,

    определяем из таблицы 4.5 (2.с.135). К4=500, К3=800

    Кр=[pic]=307,7;

    Коу- коэффициент усиления операционного усилителя по постоянному току

    Коу=15;

    ?- коэффициент передачи делителя

    ?=(?мин+?макс)/2 (44)

    ?=(0,56+0,57)/2=0,56

    ?- коэффициент, учитывающий влияние входного сопротивление усилителя

    на коэффициент передачи делителя ?=0,005;

    nпосл- число регулирующих транзисторов включенных последовательно

    nпосл=2;

    rоу- выходное сопротивление операционного усилителя (справочный

    параметр) rоу=150 Ом;

    Rоу- входное сопротивление операционного усилителя, Ом

    Кст=[pic]=711

    33 Определим амплитуду пульсации выходного напряжения стабилизатора Uвыхm

    ,мВ:

    Uвыхm=U01m1* Uвых/Кст*U01, (45)

    Uвыхm=1,4*12/711*15,54=1,5 мВ

    34 Определим внутренне сопротивление стабилизатора ri, Ом:

    ri=-1/S4*Коу*?*?*nпар, (46)

    где S4 крутизна регулирующего транзистора VT4 см. таблица 4.2

    Страницы: 1, 2, 3


    Приглашения

    09.12.2013 - 16.12.2013

    Международный конкурс хореографического искусства в рамках Международного фестиваля искусств «РОЖДЕСТВЕНСКАЯ АНДОРРА»

    09.12.2013 - 16.12.2013

    Международный конкурс хорового искусства в АНДОРРЕ «РОЖДЕСТВЕНСКАЯ АНДОРРА»




    Copyright © 2012 г.
    При использовании материалов - ссылка на сайт обязательна.