Структурная схема ЭВМ

управления жесткой логики. РОН В, C, D, E, H, L, устройство управления и

операционная часть реализованы в одном кристалле. 6 регистров общего

назначения и аккумулятор являются программно доступными, т.е. при

написании программы программист может к ним обращаться. Регистры W, Z и

буферные регистры являются программно недоступными, т.е. они участвуют в

выполнении программы, но программист к ним обратиться не может. РОН

являются 8-ми разрядными. Если операции совершаются над 16-ти разрядными

операндами, то РОН объединяются попарно. Регистры указателя стека, счетчик

команд и регистр адреса являются 16-ти разрядными. Указатель стека содержит

номер верхней занятой ячейки стека. При записи информации в стек содержимое

указателя стека уменьшается на 1, а при считывании увеличивается на 1.

Счетчик команд содержит номер ячейки ОЗУ, содержащей следующую команду. При

считывании из счетчика команд номера ячейки команд содержимое счетчика

увелич. на 1.

Регистр адреса служит для передачи содержимого счетчика команд через

шину адреса и буфер адреса в ОЗУ.

Устройство управления содержит регистр команд, дешифратор команд и

управляющее устройство, в которое входит ПЛМ, содержащая управляющую

память.

Управляющая память содержит микропрограммы всех 78-ми команд для данного

МП. АЛУ дополняется схемой десятичной коррекции для действий над двоично-

десятичными числами. При действиях над двоично - десятичными т.е. при

использовании кода 8421 максимально допустимая комбинация 1001 (т.е.9), но

при использовании 4-х двоичных разрядов максимально возможное число 1111

(т.е.15). Схема десятичной коррекции отнимает 6 и формирует цифру переноса

в старший разряд. На управляющее устройство поступают последовательности Ф1

и Ф2 тактового генератора, сигнал готовности от ОЗУ, ПЗУ или УВВ к приему

или передаче данных. Сигнал запроса на прерывание от внешних запоминающих

устройств. Сигналы захвата, сброса так же формируются ВЗУ. МП формирует

сигнал разрешение прерывания и продолжает выполнять текущую команду и по

окончании текущей команды МП переходит к удовлетворению запроса о

прерывании. Сигнал ожидания, сформированный МП означает, что он ждет

сигнала готовности от ОЗУ, ПЗУ или ВЗУ. Регистр признаков является 5-ти

разрядным. Он сигнализирует о следующем состоянии МП - обнуление,

переполнении разрядной сетки, содержимое знакового разряда, содержимое

разряда контроля на четность - нечетность и формирование цифры переноса из

8-го и 4-го разряда.

18. СИСТЕМА СБОРА ДАННЫХ НА БАЗЕ МП К580

Эта система предназначена для последовательного опроса 8-ми

аналоговых датчиков и передачи информации в ОЗУ. Опрос датчиков

преобразования аналоговой информации в цифровую, запись информации в ОЗУ

производится под управлением МП.

[pic]

Номер опрашиваемого датчика формируется в одном из РОН, в основном в

регистре В. В 8-ми разрядном регистре в 5-ти старших разрядах записываются

единицы, а в трех младших разрядах - номер датчика. Первоначально в

регистре В записано число F8 в 16-тиричной системе исчисления:

11111000=F8

001

010

При опросе каждого датчика содержимое регистра В увеличивается на 1.

При опросе последнего датчика в регистре записывается число FF = 11111111.

[pic]

Добавление следующей 1 обнуляет регистр В. На выходе триггера нуля TZ

появляется 1. Номер ячейки ОЗУ, в которую должен быть записан результат

опроса датчика, содержится в паре РОН, например, в регистрах HL.

Алгоритм работы системы сбора данных:

например будем считать, что первая занятая ячейка ОЗУ имеет номер 1350 в

шестнадцатиричной системе. В нее будет помещен результат опроса 1-го

датчика с номером 000. Через аккумулятор и шину данных номер датчика

подается на устройство вывода 1 (УВ1). УВ1 подает номер датчика на

коммутатор. Коммутатор опрашивает нужный датчик и передает аналоговый

сигнал на АЦП. АЦП преобразует аналог. сигнал в цифровой и передает

цифровой сигнал на УВВ1. Если в первом такте импульсной последовательности

Ф1 МП передает номер датчика, то во втором такте он ожидает прихода сигнала

окончания преобразования от АЦП. Сигнал окончания равный 1 передается через

УВВ2, через шину данных в аккумулятор. Наличие сигнала окончания

аккумулятор проверяет операцией циклического сдвига вправо. Если сигнал

окончания пришел, то при сдвиге вправо 1 из младшего разряда аккумулятора

передается в триггер сдвига ТС, триггер сдвига опрокидывается в состояние 1

и данные из устройства ввода 1 по шине данных передаются в аккумулятор, а

из него в ячейку ОЗУ. Содержимое пары регистров HL и регистра В

увеличивается. на 1, при этом формируется номер следующего датчика и номер

ячейки, куда должен быть помещен следующий результат.

19. ЦЕНТРАЛЬНЫЙ ПРОЦЕССОРНЫЙ ЭЛЕМЕНТ (ЦПЭ) К589

МП. комплект К589 построен по принципу микропрограммного управления,

т.е. один и тот же набор микросхем выполняет разные функции при решении

задачи в зависимости от микропрограммы, записанной в ПЗУ. Микропроцессорный

комплект К589 является многосекционным, т.е. каждая 2-х разрядная секция

центрального процессорного элемента содержит АЛУ и РОН. Т.к. МП является 2-

х разрядным, то для обработки многоразрядных данных необходимо объединить в

параллель несколько ЦПЭ. ЦПЭ К580 является асинхронным устройством.

Синхронизирующий сигнал "С" необходим только для открывания триггеров РОН.

Обработка информации производится в АЛУ. Данные в АЛУ поступают

через мультиплексоры А и В. Для временного хранения информации используются

регистры общего назначения R0...R9, аккумулятор и регистр "Т", близкий по

функциям к аккумулятору. Выбор регистра, на который передается информация,

осуществляется с помощью демультиплексора. Информация с регистров

передается через мультиплексор. Мультиплексор А передает на вход АЛУ или

данные с шины данных М0 М1 или с вых. аккумулятора. или с одного из РОН.

Мультиплексор В передает на вход АЛУ поразрядные конъюнкции данных с

внешней шины В2 В0 и шины К1 К0 или данных с вых. аккумулятора. К1 К0 или

константы с К1 К0. Шина К1 К0 служит для выделения или маскирования

(запрета) какого - либо разряда данных с вых. аккумулятора. или с шины В1

В0.

Работа ЦПЭ осуществляется в соответствии МК ЦПЭ F6...F0, которая

является. частью МК микро ЭВМ. Т.к. для обработки данных АЛУ объединяются

параллельно, то АЛУ должно формировать сигналы сдвига вправо (входной -

СП1, выходной - СП0) и сигнал переноса (входной - С1, выходной - С0).

Сигналы X и Y управляют схемой ускоренного переноса, в которой

формируется цифра переноса одновременно с образованием суммы разрядов

чисел.

Выходной буфер ВБ3 открыт только при подаче цифры переноса, в

остальных случаях открыт вых. буфер ВБ4. Выходные данные из 2-х разрядного

регистра адреса и 2-х разрядного аккумулятора передаются через вых. буферы

1 и 2 на шину адреса А1 А0 и на шину данных Д1 Д0 только при подаче

сигналов разрешения выдачи адреса ВА и выдачи данных ВД.

При наличии высокого уровня синхросигнала (1) триггеры открыты для

приема информации. На отрицательном. фронте синхросигнала происходит

передача данных с выходных триггеров.

20. БЛОК МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ (БМУ).

[pic]

Структура микрокоманд.

Из ОЗУ в блок микропрограммного управления (БМУ) поступает код

команды, содержащий адрес первой микрокоманды (МК) микропрограммы

выполнения данной команды. Эта микропрограмма записана в управляющей

памяти, входящей в состав устройства управления. По указанному адресу

считывается из управляющей памяти МК для всего микропроцессорного

устройства. Эта МК содержит МК СРП БМУ, микрокоманду ОЗУ, МК устройства

ввода - вывода.

|МК |МК |МК |МК |... |

|ЦПЭ |БМУ |ОП |УВВ | |

Сформированные МК передаются на соответствующие узлы микропро-

цессорного устройства. БМУ служит для формирования адреса следующей МК.

Если нет никаких условных переходов, то следующая МК считывается из

следующей ячейки ПЗУ, на котором организована управляющая память. МК БМУ

содержит поле условных переходов УА6...УА0, в котором записывается адрес

следующей МК; поле управления признаками УФ3...УФ0 и поле управления

загрузкой микрокоманды ЗМ.

Поле управления признаками указывает вид перехода: условный,

безусловный и способ формирования адреса следующей МК при наличии условного

перехода. Управляющие сигналы для управления признаками - это сигнал

переноса и сигнал сдвига вправо. При наличии в поле управления загрузкой ЗМ

= 1, адрес МК загружается в регистр адреса МК. МК БМУ:

|Поле условных переходов |Поле управления |Поле управления загрузкой|

|YA6 ... YA0 |признаками УФ3 ... УФ0 |ЗМ |

МК операционного устройства содержит код микрооперации F6...F4, номер

регистра общего назначения F3...F0, который является приемником или

источником информации. Маскирующий сигнал К, в общем случае является

двухразрядным, ВА - сигнал разрешения выдачи адреса и ВД - сигнал

разрешения выдачи данных. МК ОУ:

| | | | | |

|F6...F4 |F3...F0 |K |BA |ВД |

21. СТРУКТУРНАЯ СХЕМА И ПРИНЦИП ДЕЙСТВИЯ

БЛОКА МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ (БМУ)

[pic]

На входы K7...K0 БМУ подается код команды, который является адресом

первой микрокоманды (МК) микропрограммы выполняемой команды.

По сигналу ЗМ=1 адрес первой команды загружается в регистр адреса

МК. Регистр позволяет адресовать 4-х разрядный номер колонки (16

колонок) и 5-ти разрядный. номер строки (32 строки).

Код К7...К0 - 8-ми разрядный, поэтому первоначально в старшем

разряде номера строки записывается 0. Такая разрядность регистра адреса

МК позволяет адресовать 512 ячеек ПЗУ, расположенных в 16-ти колонках и

32-х строках.

В первой МК БМУ содержится способ формирования адреса следующей

МК. Поля УА6...УА0 первой МК подаются на логическую схему определения

адреса следующей МК. Сформированный схемой адрес подается в регистр

адреса МК и через выходные буферы 1 и 2 на адресную шину, связывающую БМУ с

управляющей памятью.

Считывание номера колонки с вых. буфера 1 происходит при подаче на

вход "общий строб" единицы.

Считывание номера строки через выходной буфер 2 происходит при

подаче "1" на входы "общий строб" и "разрешение строки". Команда БМУ в

поле УА6...УА0 в старших разрядах содержит вид перехода, а в младших номер

строки или столбца. Например первая команда JCC - команда безусловного

перехода в текущей колонке содержит в разрядах УА6 и УА5 указания вида

перехода, в остальных разрядах номер строки, номер колонки не изменяется.

Вторая команда JZR - команда безусловного перехода в нулевую строку. В

разрядах УА6...УА4 указывается вид перехода, в остальных разрядах - номер

колонки, а в адресе строки указывается нулевая строка. Если при

выполнении команды JZR приходим к ячейке с адресом (0,15), т.е. нулевая

строка, 15-ая колонка, вырабатывается сигнал строб разрешения прерывания.

Этот сигнал подается на блок приоритетного прерывания (БПП), и если до

этого поступил запрос на прерывание, то выход строк БМУ отключается от ПЗУ

и на ПЗУ подается номер первой строки первой команды прерывающей

команды. Если запроса на прерывание не было, продолжает выполняться

основная программа и на входы К7...К0 подается код следующей команды.

Признаки участвуют в формировании адреса следующей МК при условных

переходах. Признаки, такие как сдвиг вправо и цифра переноса подаются от

центрального процессорного элемента (ЦПЭ) по единой шине на вход Ф

триггера признаков. В поле признаков содержится сигнал УФ0...УФ1, по

которым признак записывается в регистр признаков и сигналы УФ2 УФ3, по

которым признак считывается из регистра признаков через выходной буфер 3 на

выход Фв, с которого они подаются на вход ЦПЭ.

В третьей команде условного перехода JFL по содержимому триггера

признаков младший разряд номера колонки равен содержимому триггера

признаков.

22. БЛОК ПРИОРИТЕТНОГО ПРЕРЫВАНИЯ (БПП)

Каждой команде соответствует микропрограмма, состоящая из отдельных

микрокоманд (МК). На входы К7...К0 БМУ подается код команды, который

является адресом первой МК микропрограммы данной команды в управляющей

памяти. 1-ая МК содержит указания, как формировать адрес второй МК. Этот

адрес формируется логической схемой определения адреса следующей МК.

Последняя МК каждой микропрограммы содержит указание JZR о переходе в

нулевую строку 15-ой колонки. По этому адресу содержится МК, в поле ЗМ

которой содержится "1". К этому времени на входах К7...К0 поступает код

следующей команды, который по сигналу ЗМ=1 загружаются в регистр адреса

МК (РАМК). Так происходит выполнение программы в отсутствие прерываний.

На выходе прерывания (ПР) БПП формируется сигнал, при этом

устанавливается такой уровень, что мультиплексор М передает номер строки с

выхода БМУ на вход Астр ПЗУ. При выполнении JZR (переход по адресу (0,15)

) формируется сигнал строб разрешения прерывания равный "1", который

подается на вход БПП. Если во время выполнения текущей программы

поступил запрос на прерывание, то микропроцессор, выполнив текущую команду

передает в стек номер следующей команды (команда возврата) и результат

выполнения текущей команды.

При наличии "1" на входе строб разрешения прерывания (СРП) и

запроса на входе запроса (ЗП), БПП на выходе прерывания вырабатывает

сигнал, отключающий мультиплексор М от выхода МА1..МА4 подает номер строки

в ПЗУ с выхода код прерывания (КП) БПП.

Первая МК первой прерывающей команды содержит код адреса (31,15), где

15 - номер колонки, который сохранился при выполнении последней МК текущей

команды, а 31 = 11111(2) номер строки в 15-ой колонке, который образуется

подачей +5В через резистор на входы Астр ПЗУ. Блок БПП содержит специальный

блок уровня приоритета. Приоритет кодируется 3-х разрядным кодом.

Преимущество имеет устройство с более низким уровнем приоритета. Если

поступил запрос сразу от нескольких устройств, то устройство сравнения

приоритета выявляет более низкий уровень и этот запрос удовлетворяется

первым. По окончании прерывания программы последняя МК, которой является

JZR (переход по адресу (0,15) ) по сигналу ЗМ = 1 загружается очередная

команда основной программы.

23. СХЕМА УСКОРЕННОГО ПЕРЕНОСА (СУП)

[pic]

Предназначена для формирования цифры ускоренного переноса параллельно

с суммированием операндов в ЦПЭ. Цифра переноса формируется в СУП в том

случае, если ai и bi равны 1. ЦПЭ в этом случае вырабатывает сигнал Yi = ai

bi = 1. Или если один из операндов и цифра переноса из младшего разряда

равны единице, то :

[pic]

В том случае, если Xi и Pi равны 1, цифра переноса в старший разряд -

1.

Условие формирования цифры переноса :

[pic]

24. СХЕМА ОДНОРАЗРЯДНОГО СУММАТОРА С ФОРМИРОВАНИЕМ ЦИФРЫ ПЕРЕНОСА В СУП

[pic]

Цифра переноса поступает по общему входу переноса и сдвига вправо с

выхода регистра признаков БМУ. Цифра переноса подается в схему ускоренного

переноса и в младший разряд младшего ЦПЭ. В данной схеме объединены 8 ЦПЭ

для обработки 16-ти разрядных данных. Сдвиг вправо передается сквозным

переносом между центральными процессорными элементами. Цифра переноса

формируется в СУП одновременно с суммированием операндов в ЦПЭ. Сдвиг

вправо из младшего разряда и цифра переноса из старшего разряда старшего

ЦПЭ передается на объединенный выход переноса, который соединяется с входом

признаков БМУ. Последняя цифра переноса может формироваться как в последнем

ЦПЭ, так и в СУП, в зависимости от того, какой сигнал подается на вход

разрешение переноса (РП). Если РП = 1, то цифра переноса снимается с выхода

СУП, а если РП = 0, то с ЦПЭ.

За счет применения СУП время выдачи переноса С9 из старшего разряда

старшего ЦПЭ сокращается до 20 нс.

25. ОРГАНИЗАЦИЯ ПАМЯТИ ЭВМ

Память ЭВМ организована по иерархической лестнице, т.е. устройства

обладающие большим объемом памяти обладают меньшим быстродействием.

Наибольшим быстродействием обладают СОЗУ (сверх ОЗУ). Они обычно

реализуются на регистрах, поэтому в МП СОЗУ называется РОН. Объем памяти

СОЗУ очень мал. Обычно памятью машины называют ОЗУ. Быстродействие ОЗУ

должно быть не меньше чем быстродействие электронных схем операционной

части, памяти должно быть достаточно для записи программы решаемой задачи,

а так же исходных данных, промежуточных и конечных результатов. Внешние

запоминающие устройства обладают практически неограниченным объемом памяти

и наименьшим быстродействием. ОЗУ не сохраняет информацию при отключении

питания. Существуют ПЗУ, которые сохраняют информацию при отключении

Страницы: 1, 2, 3, 4, 5