МЕНЮ


Фестивали и конкурсы
Семинары
Издания
О МОДНТ
Приглашения
Поздравляем

НАУЧНЫЕ РАБОТЫ


  • Инновационный менеджмент
  • Инвестиции
  • ИГП
  • Земельное право
  • Журналистика
  • Жилищное право
  • Радиоэлектроника
  • Психология
  • Программирование и комп-ры
  • Предпринимательство
  • Право
  • Политология
  • Полиграфия
  • Педагогика
  • Оккультизм и уфология
  • Начертательная геометрия
  • Бухучет управленчучет
  • Биология
  • Бизнес-план
  • Безопасность жизнедеятельности
  • Банковское дело
  • АХД экпред финансы предприятий
  • Аудит
  • Ветеринария
  • Валютные отношения
  • Бухгалтерский учет и аудит
  • Ботаника и сельское хозяйство
  • Биржевое дело
  • Банковское дело
  • Астрономия
  • Архитектура
  • Арбитражный процесс
  • Безопасность жизнедеятельности
  • Административное право
  • Авиация и космонавтика
  • Кулинария
  • Наука и техника
  • Криминология
  • Криминалистика
  • Косметология
  • Коммуникации и связь
  • Кибернетика
  • Исторические личности
  • Информатика
  • Инвестиции
  • по Зоология
  • Журналистика
  • Карта сайта
  • Разработка программы на Ассемблере

    формирователях и служат также для увеличения мощности этих сигналов.

    Генератор G формирует последовательность импульсов CLK, называемых

    тактовыми. Выполнение команды производится в течение интервалов времени,

    называемых циклами. Если в цикле есть обращение к памяти или к внешним

    устройствам, то он называется циклом шины. Цикл шины содержит 4

    обязательных такта T1 ... T4.

    В такте T1 микропроцессор передает по совмещенной шине адрес/данные адрес

    ячейки памяти или внешнего устройства (ВУ), подключенного к шинам ШУ,ША и

    ШД. В такте T2 производится выбор направления обмена данными с памятью или

    ВУ, а в тактах T3,T4 - передача данных. Если ЗУ (запоминающее устройство)

    или ВУ медленные, то на вход готовности RDY посылается сигнал RDY = 0, по

    которому МП вставляет циклы ожидания TW, до тех пор, пока не будет

    установлена готовность ВУ или ЗУ (RDY = 1). Если в цикле нет обращения к

    шине, то МП формирует холостые циклы TI.

    Для разделения сигналов совмещенной шины адрес/данные ШАД(AD15..0) их

    необходимо "демультиплексировать" с помощью регистра защелки адреса RG и

    двунаправленного буфера BD. При обращении к памяти (в том числе при выборке

    команды) микропроцессор передает по ШАД адрес ячейки памяти. Этот адрес

    записывается в D-триггеры регистра RG сигналом ALE генерируемым

    микрпроцессором в этот момент и поступающим на синхровходы D-триггеров.

    Адрес в регистре сохраняется на время последующей передачи данных. Следом

    по ШАД передаются, либо данные от микропроцессора к ВУ или ЗУ, либо в

    обратном направлении. МП должен, во-первых, обеспечить правильное

    направление передачи буфера BD и , во-вторых, открыть (разрешить)

    тристабильные элементы буфера для передачи данных. Первую задачу решает

    сигнал МП ~DT/R (~DT/R=0 передача данных от МП - Transmit, ~DT/R=1 прием

    данных МП - Receive).

    Вторая задача решается генерацией МП сигнала ~DEN (Data Enable). Чтение или

    ввод данных в один из регистров МП осуществляется с помощью инверсных

    сигналов шины управления (ШУ): ~MEMR (чтение из памяти),~IOR (ввод из ВУ),

    называемыми еще стробами чтения. Запись или вывод данных из МП по шине

    данных сопровождается стробами записи ~MEMW (запись в память (ЗУ)), или

    ~IOW (вывод во внешнее устройство (ВУ)). Четверка стробов, которые являются

    основными сигналами шины управления, формируется из сигналов чтения, записи

    (~RD,~WR) и сигнала M/~IO, определяющего к чему производится обращение : к

    ЗУ или ВУ. Формирование этих сигналов производится с помощью простой

    комбинационной схемы, содержащей 4 элемента ИЛИ и один инвертор.

    8.5 МИКРОПРОЦЕССОРНАЯ СИСТЕМА С ТРЕМЯ ШИНАМИ

    Работой всех устройств подключаемых к процессорному блоку управляет

    дешифратор DC, к входам которого подводятся линии шины адреса. Обычно

    дешифраторов бывает несколько. Если используется не все адресное

    пространство для памяти и ВУ, то на дешифратор заводятся не все линии

    адреса, чаще всего несколько старших разрядов ША. Например, если на DC

    завести 4 линии A19..A16, то все адресное пространство будет разбито на

    неперекрывающиеся блоки по 2^20 / 2^4 = 64Кб, принадлежащие каждому из 16-

    ти (2^4 = 16) устройств ЗУ или ВУ, подключенных к шинам (на рис.4 показаны

    7 устройств). Часть из них могут использовать все отводимое им адресное

    пространство, например ПЗУ и ОЗУ, другие только несколько адресов.

    [pic]

    Типовая МПС, показанная на схеме содержит:

    микросхему программируемого периферийного интерфейса ППИ (PPI или IOP), к

    которой через три 8-битовых независимых канала PA,PB и PC можно подключать

    периферийные устройства, например принтер, клавиатуру, 8-ми сегментный

    дисплей или ЦАП и АЦП. Через ППИ может производиться обмен данными с

    другими МПС или ЭВМ.

    Ввод с клавиатуры и вывод на дисплей могут производиться специальными

    микросхемами.

    Связь с удаленными устройствами или абонентами сетей может осуществляться с

    помощью универсального асинхронного последовательного приемо-передатчика

    УАПП-UART (программируемый связной интерфейс ПСИ-PCI или IOS). К выводам

    RxD - приемник и TxD - передатчик через линию связи подключаются передатчик

    и приемник другого абонента или устройства. Если связь производится через

    модем, то доступны любые сети.

    Для формирования точных, различных по частоте и длительности сигналов, в

    т.ч. и звукового диапазона используется программируемый интервальный таймер

    ПИТ-PIT, имеющий три независимых 16-ти разрядных двоичных счетчика.

    Задержка, длительность или частота выходного сигнала каждого счетчика

    кратна 3..65535 периодам входного сигнала.

    Если в системе используется режим прерывания выполнения основной программы

    внешними устройствами, требующими безотлагательного вмешательства

    микропроцессора, то может применяться программируемый контроллер прерываний

    ПКП - PIC (устройство собирающее заявки на обслуживание от ВУ с входов

    IRi). Подробно прерывания будут рассмотрены ниже.

    Обмен данными между МП и ЗУ или одним из ВУ возможен только при появлении

    на выходе дешифратора DC единственного сигнала ~CS = 0, поступающего на то

    устройство с которым будет производиться запись или чтение байта данных.

    Остальные (невыбранные) устройства будут в пассивном состоянии, т.к. их

    сигналы ~CS = 1. Байт информации на ШД считывается ВУ, ЗУ или МП в строго

    ограниченном интервале времени во время действия одного из управляющих

    сигналов чтения/записи (~MEMR, ~MEMW) из памяти или в память, или во время

    действия одного из сигналов управления вводом/выводом (~IOR, ~IOW) в/из ВУ.

    Быстрый обмен данными может производиться с помощью устройства прямого

    доступа к памяти ПДП (DMA).

    8.6 СТЕК

    Область памяти с упрощенной схемой адресации, к которой МП обращается по

    принципу "последним вошел - первым вышел" (LIFO). Байты программы в

    оперативной памяти располагаются последовательно по нарастающим адресам.

    Стек заполняется по последовательно убывающим адресам. Во избежание

    перекрытия этих двух областей памяти стек обычно располагается в старших

    адресах. Начальный адрес стека, называемый дном (bottom) записывается в

    регистр SP командой MOV SP,0fffeh. Вместо 0fffeh - адрес предпоследнего

    байта сегмента, может быть другое значение, но выравненное по двухбайтовым,

    т. е. четным адресам. Текущее значение содержимого SP называется, также

    адресом вершины стека (top). Если адрес вершины совпадает с адресом дна -

    стек считается пустым. Рассмотрим механизм помещения в стек и извлечения из

    него данных на примере команд PUSH AX и POP BX. Пусть начальное значение

    аккумулятора AX равно 874c.

    [pic]

    Команда PUSH выполняется в четыре этапа:

    . Адрес в SP уменьшается на 1: (SP) <-- (SP) - 1.

    . По этому адресу помещается старший байт 87: ((SP)) <-- (AH).

    . Содержимое SP снова уменьшается на 1: (SP) <-- (SP) - 1.

    . По полученному адресу загружается младший байт 4c: ((SP)) <-- (AL).

    Действие команды POP аналогично описанному процессу, но в происходит в

    обратном порядке:

    . (BL) <- ((SP)),

    . (SP) <- (SP) + 1,

    . (BH) <- ((SP)),

    . (SP) <- (SP) + 1.

    Байты в стек помещаются по правилу "старший байт по старшему адресу" . На

    рис.7 показан пустой стек до выполнения команды PUSH AX и после ее

    выполнения, а на рис.8 после выполнения команды POP BX.

    Преимущество стека в том, что программисту не нужно заботиться об

    абсолютных значениях адресов переменных, но в этом таится и опасность, если

    текущее содержимое указателя стека будет потеряно, при неаккуратных

    действиях программиста, то работа компъютера станет непредсказуемой и он,

    как говорят в таких случаях, "зависнет". В программах стек используется

    для:

    1) сохранения и извлечения адреса возврата из подпрограмм командами

    ассемблера CALL и RET (IRET),

    2) хранения локальных переменных,

    3) передачи фактических параметров подпрограммам (трансляторами с языков

    высокого уровня),

    4) временного хранения содержимого регистров фоновой программы при ее

    прерывании.

    8.7 СПОСОБЫ ВВОДА-ВЫВОДА

    Обмен данными между ЭВМ и ВУ или ЗУ называется вводом-выводом (ВВ).

    Существует четыре основных способа ВВ.

    . Программный ВВ

    . ВВ по прерываниям

    . Прямой доступ к памяти (ПДП) или DMA

    . Транзакции (MCS-96)

    В первых двух случаях в обмене данными участвует микропроцессор. В режиме

    ПДП функции управления обменом берет на себя специальное устройство -

    контроллер ПДП, причем МП в это время в обмене данными не участвует. В 4-ом

    способе пересылки производятся параллельно с работой МП периферийным

    сервером транзакций.

    8.7.1 ПРОГРАММНЫЙ ВВОД-ВЫВОД

    Для внешних устрйств выделяеся адресное пространство, либо не входящее в

    состав ЗУ, либо являющееся его частью. Следовательно программный ВВ может

    быть двух типов:

    . с помощью команд ассемблера ввод (IN) и вывод (OUT)

    . с использованием всех команд пересылки ассемблера (MOV, LODSB,..).

    В пределах 64K блока карта распределения памяти для первого случая показана

    на рис.5 слева.

    [pic]

    В пределах интервала 0000 ...XXXX адреса ВУ и ЗУ пересекаются. Поэтому для

    однозначного обращения к ячейкам памяти или ВУ в процессорном блоке

    формируются управляющие пересылкой стробирующие импульсы - ~IOR,~IOW для

    ввода или вывода данных во внешнее устройство и ~MEMR,~MEMW для чтения или

    записи в память.Емкость ЗУ для размещения программ и данных не уменьшается.

    Карта распределения памяти для второго случая показана на рис.5 справа. Под

    внешние устройства выделяется часть адресного пространства ЗУ. Емкость ЗУ

    уменьшается на количество адресов отводимых для ВУ. Второй способ позволяет

    адресоваться к ВУ с помощью всех команд оперирующих с памятью. Основное

    достоинство программного ВВ в простоте. Но при выполнении ввода, например с

    клавиатуры, МП затрачивает до 99,99..% времени на ожидание, не выполняя при

    этом другой полезной работы. Избавиться от этого недостатка позволяет ВВ по

    прерываниям.

    8.7.2 ВВОД-ВЫВОД ПО ПРЕРЫВАНИЯЮ

    В общем случае прерывания могут вызываться

    . внешнними устройствами (внешние прерывания),

    . командами прерываний (программные прерывания)

    . автоматически самим МП (внутренние прерывания), например при попытке

    деления на 0.

    В этом разделе будут рассмотрены внешние прерывания. Работу МП можно

    разделить во времени между двумя независимыми программами: фоновой, которая

    выполняет основную задачу и программой ВВ данных. Когда ВУ подготовит

    данные для передачи, оно посылает сигнал запроса на прерывание

    непосредственно на вход МП INTR или в специальное устройство - контроллер

    прерываний. В процессе обслуживания прерывания выполняются следующие

    действия:

    1. ВУ самостоятельно, либо через контроллер прерываний посылает сигнал

    прерывания INT(R) на одноименный вход МП;

    2. МП завершает выполнение текущей команды и,если преывания разрешены

    командой ассемблера STI(EI для 8085), то подтверждает разрешение сигналом

    ШУ -INTA;

    3. В МП по ШД передается тип(номер) прерывания - N;

    4. Содержимое PSW, а также CS,IP (адрес возврата), скорректированное с

    учетом сброса очереди помещается в стек;

    5. Сбрасываются флаги IF (флаг разрешения прерываний) и TF (флаг

    трассировки), причем т.к. (IF) = 0 дальнейшие прерывания запрещаются;

    6. В IP загружается содержимое двух байтов с начальным адресом 4*N, а в CS

    - содержимое следующих двух байтов . Эти 4 байта называются вектором

    (указателем) прерывания.

    7. Начинает выполняться подпрограмма - обработчик прерывания.

    INT_SUBR:

    STI

    PUSH AX

    ....; здесь

    ....; команды

    MOV AL,5; обработчика

    ....; прерывания

    ....

    POP AX

    IRET

    Если допускаются вложенные прерывания, то вначале помещается команда STI-

    разрешение преываний, запрещенных в п.5. Инструкции push и pop сохраняют и

    восстанавливают содержимое регистров фоновой задачи, если эти же регистры

    используются и обработчиком прерывания (в примере регистр AX).

    8. Команда IRET извлекает из стека адрес возврата - IP,CS и содержимое PSW;

    9. МП прдолжает работу с адреса возврата. При выполнении программных

    прерываний по команде INT N действия выполняются с п.3. N находится в

    пределах 0 <= N <= 255, поэтому четырехбайтовые вектора прерываний занимают

    первые 1024 байта памяти.

    8.7.3 ПРЯМОЙ ДОСТУП К ПАМЯТИ (ПДП) И ТРАНЗАКЦИИ

    Обмен большим количеством байтов, между ВУ (например дисковым накопителем)

    и памятью с помощью предыдущих двух методов малоэффективен, т.к. обмен

    происходит по цепочке: ВУ - аккумулятор (AX или AL) - память или наоборот.

    В режиме ПДП при поступлении запроса от ВУ на вход HOLD, МП разрешает обмен

    выходным сигналом HLDA. Микропроцессор на время обмена отключается от ШУ,ШД

    и ША переводя их в третье состояние по входам ~OE буферных элементов

    сигналом ~BUSEN = 1 .Специальная микросхема (контроллер ПДП) использует

    освободившиеся шины для высокоскоростного прямого обмена ВУ - память.

    Скорость обмена достигает многих мегабит/сек.

    [pic]

    На рис.6 показан процесс выполнения основной (фоновой) программы -

    интервалы времени (начало..t1, t2..конец) и выполнение процедуры передачи

    массива данных, на рисунке этот отрезок времени обозначен двойной линией.

    На диаграмме (А) ЭВМ задействована только для передачи (отрезок t1..t2), в

    остальное время компьютер бездействует. Во втором варианте - диаграмма (Б),

    код программы передачи жестко встроен в фоновую задачу. В третьем варианте

    (В) передача массива оформлена в виде подпрограммы прерывания, причем если

    запроса на прерывание не поступит,то суммарное время на выполнение фоновой

    программы уменьшится на t2-t1. При использовании режима ПДП сохраняются

    преимущества метода прерывания, время на передачу сокращается - диаграмма

    (Г), но фоновая задача по прежнему прерывается. В последнем случае передача

    данных производится почти без нарушения хода программы параллельно во

    времени (Д). Транзакции реализованы в некоторых семействах однокристальных

    микроЭВМ например в MCS-96.

    ЗАДАЧИ И УПРАЖНЕНИЯ

    Одна подпрограмма вызывает другую.Укажите короткий адрес возврата из

    вложенной прoцедуры.

    [pic]

    Пояснение : Вложенная подпрограмма это подпрограмма, которая вызывается из

    другой подпрограммы. Вызов подпрограммы сопровождается помещением в стек

    адреса возврата. Стек заполняется начиная с дна. Короткий адрес -

    двухбайтовый адрес в пределах одного кодового сегмента. Байты в стек

    помещаются по правилу "старший байт по старшему адресу". Теперь нетрудно

    ответить на предложенный вопрос: 4dba.

    В тексте программы следуют подряд команды: PUSH AX; PUSH CX; POP DX; POP

    BX. Чему будет равно содержимое регистра BH? Рисунок стека соответствует

    промежуточному состоянию (до выполнения команд POP).

    [pic]

    Пояснение : В стек дважды что-то помещается и дважды что-то извлекается,

    причем последние два байта помещаются в регистр BX. Перефразируя правило

    "последним вошел - первым вышел" в "последним вышел - первым вошел", придем

    к выводу, что содержимое AX засылается в регистр BX. Команда PUSH AX

    помещает два байта в стек по правилу "старшая половина двухбайтового

    регистра - по старшему адресу". Ответ: c9

    В тексте программы следуют подряд команды: POP AX; POP DX. Чему будет равно

    содержимое регистра DL?

    [pic]

    Ответ: 4c

    На временных диаграммах внизу приведены управляющие сигналы на выходах

    микропроцессора (без сохpанения точных вpеменных пpопоpций). Что

    осуществляется в момент времени отмеченный знаком + ? Чтение данных из

    памяти, запись данных в память вывод данных в порт, ввод данных из порта,

    ничего из указанного выше.

    Пояснения : Если ~DEN=0 (разрешение данных) возможно 4 случая (для

    приведенных диаграмм): 1) M/~IO = 0, ~RD = 0 активны сигналы ввод/вывод

    (~IO) и чтение-ввод (~RD). 2) M/~IO = 0, ~WR = 0 активны сигналы ввод/вывод

    (~IO) и запись-вывод(~WR). 3) M/~IO = 1, ~RD = 0 активны сигналы обращения

    к памяти(M) и чтение-ввод(~RD). 4) M/~IO = 1, ~WR = 0 активны сигналы

    обращения к памяти(M) и запись-вывод(~WR).

    Ответ: Вывод данных в порт.

    Приложение № 3

    ОСНОВНЫЕ ПОЛОЖЕНИЯ АЛГЕБРЫ ЛОГИКИ

    В отличие от аналоговых электронных устройств, в цифровых устройствах (ЦУ)

    входные и выходные сигналы могут принимать ограниченное количество

    состояний. В соответствии с логическим соглашением (ГОСТ 2.743-82), в

    зависимости от конкретной физической реализации элементов ЦУ, более

    положительному значению физической величины, "H" - уровень, соответствует

    состояние "логическая 1", а менее положительному значению ,"L - уровень" -

    "логический 0". Такое соглашение называется положительной логикой. Обратное

    соотношение называется отрицательной логикой. В ГОСТ'е 19480 - 89 даны

    наименования, определения и условные обозначения основных параметров и

    характеристик цифровых микросхем.

    Теоретической основой проектирования ЦУ является алгебра-логики или булева

    алгебра, оперирующая логическими переменными. Для логических переменных,

    принимающих только два значения,существуют 4 основных операции. Операция

    логическое "И" (AND) конъюнкция или логическое умножение, обозначается *

    или /\. Операция логическое "ИЛИ" (OR), дизъюнкция или логическое сложение,

    обозначается + или \/ . Операция логическое "НЕ" (NOT), изменение значения,

    инверсия или отрицание, обозначается чертой над логическим выражением.

    Инверсия иногда будет в тексте обозначаться знаком " ~ ". Операция

    эквивалентности обозначается "=" . Следующие соотношения являются

    аксиомами.

    |(1)|0 + 0 = 0 | |1 * 1 = 1 |(1'|

    | | | | |) |

    |(2)|1 + 1 = 1 | |0 * 0 = 0 |(2'|

    | | | | |) |

    Страницы: 1, 2, 3


    Приглашения

    09.12.2013 - 16.12.2013

    Международный конкурс хореографического искусства в рамках Международного фестиваля искусств «РОЖДЕСТВЕНСКАЯ АНДОРРА»

    09.12.2013 - 16.12.2013

    Международный конкурс хорового искусства в АНДОРРЕ «РОЖДЕСТВЕНСКАЯ АНДОРРА»




    Copyright © 2012 г.
    При использовании материалов - ссылка на сайт обязательна.