МЕНЮ


Фестивали и конкурсы
Семинары
Издания
О МОДНТ
Приглашения
Поздравляем

НАУЧНЫЕ РАБОТЫ


  • Инновационный менеджмент
  • Инвестиции
  • ИГП
  • Земельное право
  • Журналистика
  • Жилищное право
  • Радиоэлектроника
  • Психология
  • Программирование и комп-ры
  • Предпринимательство
  • Право
  • Политология
  • Полиграфия
  • Педагогика
  • Оккультизм и уфология
  • Начертательная геометрия
  • Бухучет управленчучет
  • Биология
  • Бизнес-план
  • Безопасность жизнедеятельности
  • Банковское дело
  • АХД экпред финансы предприятий
  • Аудит
  • Ветеринария
  • Валютные отношения
  • Бухгалтерский учет и аудит
  • Ботаника и сельское хозяйство
  • Биржевое дело
  • Банковское дело
  • Астрономия
  • Архитектура
  • Арбитражный процесс
  • Безопасность жизнедеятельности
  • Административное право
  • Авиация и космонавтика
  • Кулинария
  • Наука и техника
  • Криминология
  • Криминалистика
  • Косметология
  • Коммуникации и связь
  • Кибернетика
  • Исторические личности
  • Информатика
  • Инвестиции
  • по Зоология
  • Журналистика
  • Карта сайта
  • Разработка контрольно-проверочной программы модуля ввода-вывода МФПУ-1

    12,5 до 14,0 Кбит/сек; 50 Кбит/сек +/-1%; 100 Кбит/сек +/-1%.

    Настройка любой КЛС на выбранную скорость передачи производится

    программно.

    4. Пропускная способность МВВ обеспечивает прием и передачу информации

    по КЛС без потерь при соблюдении следующих соотношений:

    1) количество входных КЛС со скоростью 100 Кбит/сек - не более восьми

    (остальные входные КЛС должны иметь скорости обмена не более 50

    Кбит/сек);

    2) общее количество 32-разрядных сообщений, принимаемых МВВ по КЛС, - не

    более 6000 сообщений за 1 секунду;

    3) общее количество 32-разрядных сообщений, выдаваемых МВВ по КЛС, - не

    более 1500 сообщений за 1 секунду.

    2 Микропроцессорное устройство

    Тип микропроцессора - 80386ЕХ - со встроенной периферией:

    - контроллер прерываний;

    - контроллер прямого доступа;

    - таймер;

    - сторожевой таймер;

    - последовательный порт (RS232C).

    - Тактовая частота - 20 МГц.

    Система памяти:

    1) статическое ОЗУ емкостью 128К(слов)*16 (разрядов);

    2) ЭСППЗУ типа Flash - 256К*16;

    3) ЭСППЗУ с возможностью перезаписи отдельных байтов - 128К*8;

    4) двух портовое ОЗУ - 16К*16.

    5) ПЗУ всех типов программируются в составе МВВ.

    3 Структура и функционирование МВВ

    Основной функциональный узел – это контроллер КЛС, состоящий из 32

    независимых приемных каналов, 9 независимых передающих каналов и

    интерфейса с микропроцессором. Приемный канал преобразует

    последовательный дифференциальный сигнал КЛС в параллельный код

    (сообщение длиной 32 разряда) и записывает его в буферный регистр.

    Микропроцессор считывает принятые сообщения из буферных регистров

    (словами по 16 разрядов), адресуясь по внутренней шине к соответствующему

    приемному каналу (в режиме прерывания или по опросу готовности) и

    формирует блоки информации в двух портовом ОЗУ. Центральный процессор,

    обращаясь к МВВ по системной шине, считывает из двух портового ОЗУ

    принятые данные, записывает в двух портовое ОЗУ информацию для передачи

    по КЛС и, при необходимости, управляющую (командную) информацию для МВВ.

    Микропроцессор, опрашивая соответствующие ячейки двух портового ОЗУ,

    ставит выходные сообщения в очередь соответствующего передающего канала),

    каждый передающий канал содержит буфер типа FIFO на 8 слов по 32

    разряда). Передающий канал преобразует очередное сообщение в

    последовательный сигнал КЛС в соответствии с заданными при инициализации

    скоростью передачи и паузой между сообщениями.

    Программы, управляющие микропроцессором, и константы размещаются в

    ППЗУ типа Flash объемом 512 Кбайт (256К*16). Статическое ОЗУ (128К*16)

    предназначено для размещения переменных различного назначения и,

    возможно, отдельных программных модулей, требующих более быстрого

    выполнения. Кроме того, имеется ЭСППЗУ размером 128К*8 с возможностью

    перезаписи отдельных байтов, предназначенное для размещения начального

    загрузчика программного обеспечения, а также параметров, требующих

    сохранения при отключении или отказе питания (например, результаты

    тестирования, количество циклов перепрограммирования ППЗУ).

    На технологический разъем выведены канал RS-232C (для загрузки

    программного обеспечения и тестирования при проведении профилактических и

    отладочных работ) и канал JTAG (для отладки и загрузки начального

    загрузчика).

    4 Контроллер КЛС

    Сигналы с 32 входных КЛС поступают на приемники типа RM3283, которые

    преобразуют биполярные трехуровневые сигналы (в стандарте ARINC 429) в

    двухпроводные сигналы ТТЛ - уровня (линии «H» и «L» в коде RZ),

    поступающие далее на входы СБИС многоканальных приемопередатчиков (MRT)

    типа TS68C429. Каждая из 32 входных КЛС может быть настроена на скорость

    обмена от 10 до 100 Кбит/с. Настройка определяется программной установкой

    длительности паузы в микросхеме MRT и подключением конденсаторов входного

    фильтра к соответствующим выводам приемников (по 2 конденсатора на каждую

    КЛС). Стандартное значение емкости конденсаторов 39 пФ, что соответствует

    максимально допустимой скорости обмена 100 Кбит/с. Если необходимо

    увеличить помехозащищенность отдельных КЛС, для них при целевом

    изготовлении модуля МВВ возможна установка конденсаторов большей емкости;

    при этом пропорционально уменьшается максимально допустимая скорость

    обмена по данной КЛС.

    Микросхема MRT содержит 8 приемных каналов и 3 передающих. В приемном

    канале последовательный RZ-код преобразуется в параллельный двоичный (в

    сдвиговом регистре); конец сообщения определяется по соответствию

    длительности паузы после последнего принятого бита значению, записанному

    в регистр паузы; после этого принятое сообщение проверяется на

    допустимость, т.е. проверяются длина сообщения (32 бита), четность и

    соответствие адресной части (метки) сообщения (разряды с 1 по 8) матрице

    управления метками. Если все три условия выполнены, и буферный регистр

    свободен, то сообщение из регистра сдвига переписывается в буферный

    регистр, при этом устанавливается бит готовности в регистре состояния MRT

    и, если разрешено, вырабатывается прерывание на микропроцессор.

    Микропроцессор считывает из буферного регистра сначала старшее слово

    (MSW, разряды с 17 по 32), затем младшее (LSW), поскольку считывание LSW

    является признаком освобождения буфера, разрешающим запись в него нового

    сообщения из сдвигового регистра. Промежуток времени, в течение которого

    микропроцессор должен среагировать на прерывание или признак готовности и

    освободить буфер, чтобы не допустить потери информации в сдвиговом

    регистре, определяется длительностью приема нового сообщения в сдвиговый

    регистр (32T) и длительностью паузы (4T), итого - 36T, где T - величина

    обратная скорости передачи по данной КЛС.

    Передающий канал содержит очередь (FIFO) на 8 сообщений, которая в

    адресном пространстве внутренней шины представлена двумя словами.

    Микропроцессор записывает по адресу соответствующего канала MRT сначала

    старшее слово (MSW) передаваемого сообщения, затем младшее (LSW). Как

    только в очередь будет записано хотя бы одно сообщение, начинается

    передача: очередное сообщение выталкивается из очереди сначала в регистр

    сдвига, затем на последовательный выход (линии «H» и «L» в коде RZ).

    Скорость передачи и пауза должны быть предварительно установлены

    микропроцессором, соответственно, в регистре частоты и регистре

    управления передающего канала MRT. Также в регистре управления

    устанавливается режим формирования бита четности для передачи (разряд

    32). Количество сообщений в очереди доступно для чтения через регистр

    управления. Очередь может быть очищена в любой момент путем обращения к

    этому же регистру. Если очередь пуста, устанавливается соответствующий

    бит в регистре состояния MRT и, если разрешено, вырабатывается прерывание

    на микропроцессор. Промежуток времени, в течение которого микропроцессор

    должен среагировать на эту ситуацию, определяется длительностью передачи

    последнего сообщения из сдвигового регистра (32T) и максимально

    допустимой длительностью паузы (как правило 40T), итого - 72T.

    Выходы передающих каналов MRT подаются на микросхемы передатчиков

    RM3182, которые преобразуют ТТЛ - уровни в биполярные трехуровневые

    сигналы ARINC 429 и формируют фронты необходимой длительности.

    Длительность фронтов каждого передатчика управляется микропроцессором

    через параллельный порт и должна устанавливаться при программировании

    скорости передачи соответствующего канала:

    - логический ноль - для скорости передачи от 12,5 до 14,0 Кбит/с

    (длительность фронта/спада 10 мкс);

    - логическая единица - для скорости передачи 100 Кбит/с или 50 Кбит/с

    (длительность фронта/спада 1,5 мкс).

    Имеется также возможность отключения микропроцессором выходов всех

    передатчиков (по входам стробирования) при проведении программно-

    управляемого контроля МВВ.

    Схемы встроенного контроля поддерживают 3 вида контроля:

    1) Непрерывный аппаратный контроль выходов КЛС для обнаружения отказов

    микросхем передатчиков и коротких замыканий на выходах. В этом режиме

    сигналы с выходов микросхем передатчиков через мультиплексор и

    преобразователь уровня подаются на схему сравнения, где они сравниваются

    с сигналами на соответствующих входах микросхем передатчиков; при

    несовпадении вырабатывается прерывание на микропроцессор. Переключение

    линий при мультиплексировании - аппаратное, без вмешательства программы.

    Программно устанавливается только период сигналов переключения,

    формируемых таймером.

    2) Программно-управляемый контроль в составе системы. Производится после

    включения питания или по команде оператора. В этом режиме выходы всех

    передатчиков должны быть отключены (выдача сигналов в систему запрещена),

    а данные для тестирования выбираются мультиплексором со входов микросхем

    передатчиков и через преобразователь кода подаются на тестовые входы

    приемников. При этом в микросхемах приемников блокируются сигналы входных

    КЛС, а данные с тестовых входов преобразуются обратно в RZ-код и подаются

    на входы MRT.

    3) Автономный программно-управляемый контроль. Производится при отладочных

    и профилактических работах. В этом режиме сигналы с выходов микросхем

    передатчиков через мультиплексор и преобразователь уровня подаются на

    преобразователь кода и затем на тестовые входы приемников, т.е.

    обеспечивается максимальная полнота контроля.

    В режимах 2 и 3 управление мультиплексорами может быть как

    программным, так и аппаратным (переключение по таймеру).

    5 Конфигурация микропроцессора

    Микропроцессор Intel80386EX имеет программируемую конфигурацию.

    Сигнал SMI (прерывание системного управления) инициируется внешним

    относительно МВВ устройством (центральным процессором) посредством записи

    в последнюю ячейку двух портового ОЗУ. Это прерывание имеет самый высокий

    приоритет среди внешних прерываний. При распознавании SMI после

    завершения текущей команды ядро микропроцессора (CPU) сохраняет свои

    регистры в области SMRAM (область адресов ОЗУ от 3FE00h до 3FFFFh) и

    переходит в «режим системного управления» (SMM). Управление передается

    драйверу SMM, стартовый адрес которого всегда 38000h (не перемещаемый).

    Возврат из SMM осуществляется специальной командой RSM. Подробнее о

    режиме SMM см. в описании микропроцессора «Intel80386EX Embedded

    Microprocessor Hardware Reference Manual».

    Следующее по приоритету - NMI (немаскируемое прерывание). Оно

    вырабатывается сторожевым таймером, которому отведена в МВВ функция

    контроля выполнения программ для обнаружения непредусмотренного

    зацикливания или исполнения блуждающего кода. Далее – контроллер

    маскируемых прерываний, который реализован на двух модулях 8259A,

    встроенных в микропроцессор 80386EX и соединенных каскадно. На входы

    контроллера прерываний поступают запросы прерываний от встроенных

    периферийных устройств микропроцессора, от схемы аппаратного контроля

    выходов КЛС и семь сигналов от контроллера КЛС. Каждый из запросов

    контроллера КЛС может быть сформирован несколькими источниками; чтобы

    определить, какой источник требует обслуживания, следует прочитать

    регистр состояния, соответствующий данному номеру (вектору) прерывания.

    Трехканальный таймер используется для реализации следующих функций.

    Канал 0 - для организации часов реального времени с целью присвоения

    временных меток принимаемым по КЛС сообщениям. Канал 1 задает период

    сигналов переключения мультиплексоров в схеме контроля передатчиков КЛС.

    Каналы 0 и 1 тактируются внутренним сигналом PSCLK, получаемым путем

    деления тактовой частоты процессора (20 МГц) делителем предварительного

    масштабирования (коэффициент деления от 2 до 513). Канал 2, как было

    описано выше, формирует опорную частоту (CLK-ARINC) для MRT и тактируется

    внешним сигналом, полученным путем деления частоты системного

    синхросигнала OSC.

    Контроллер ПДП используется для обслуживания канала RS-232C (загрузка

    и тестирование через технологический разъем).

    Параллельные порты используются для считывания кода задания режима

    (статуса) МВВ и для управления длительностью фронтов импульсов,

    передаваемых по КЛС.

    Ядро микропроцессора (CPU) получает управление после окончания

    сигнала сброса на входе микропроцессора. Сброс формируется в следующих

    случаях:

    1) При включении или восстановлении питания +5В на МВВ; сброс

    устанавливается, когда напряжение падает ниже 4,65В (порог срабатывания

    от 4,5 до 4,75 В), но остается выше 1,0 В, и удерживается в течение

    приблизительно 200 миллисекунд после установления нормального напряжения;

    2) По сигналу RESET на системной шине;

    3) Программный сброс МВВ через двух портовое ОЗУ со стороны системной шины

    (см. п.4.5);

    4) По сигналу RSTM на технологическом разъеме.

    Возможен также программный сброс только CPU без сброса периферийных

    устройств через PORT92 (запись единицы в младший разряд по адресу F092h).

    Во всех случаях после окончания сброса CPU производит внутренний тест

    самоконтроля в течение примерно 1000000 тактов, затем считывает первую

    команду по физическому адресу 3FFFFF0h. Этот адрес преобразуется

    устройством выбора кристалла в адрес на внутренней шине МВВ 7FFF0h (кроме

    случая сброса CPU через POTR92).

    6 Взаимодействие МВВ с центральным процессором

    Обмен информацией МВВ с центральным процессором МФПУ производится

    через двух портовое ОЗУ (размещенное в МВВ), один из портов которого

    подключен к системной шине (ISA), а другой - к внутренней шине МВВ.

    Обращения к ОЗУ через любой из портов производятся асинхронно и

    независимо от другого порта за исключением следующих двух случаев

    одновременного обращения к одной и той же ячейке памяти:

    1) через оба порта одновременно пытаются произвести запись в одну и ту же

    ячейку памяти; в этом случае тот сигнал записи, который пришел позже,

    блокируется;

    2) через один из портов производится чтение той ячейки, в которую в этот

    момент через другой порт идет запись; такое чтение даст неверные данные.

    Исключение подобных ситуаций должно быть обеспечено на программном

    уровне соответствующим протоколом обмена, при этом может использоваться

    блок семафоров двух портового ОЗУ.

    МВВ занимает на системной шине область адресов от A00000h до A1FFFFh

    в пространстве расширенной памяти, следовательно доступ к МВВ со стороны

    центрального процессора возможен только в защищенном режиме.

    Распределение адресов приведено в табл.4.10. Обмен с МВВ производится

    стандартными циклами шины ISA с одним тактом ожидания при 16-разрядной

    передаче данных, то есть минимальный цикл передачи 16-разрядного слова

    составляет 3 такта шины ISA (при частоте BCLK 8,33 МГц это составляет 360

    нс.). Возможен также побайтный обмен.

    7 Встроенный контроль

    Аппаратные средства встроенного контроля МВВ включают следующие:

    1) элементы контроля контроллера КЛС; они описаны в п.4.3;

    2) сторожевой таймер, встроенный в микропроцессор 80386EX;

    3) узел формирования сигнала неисправности модуля, включающий сторожевой

    таймер и логику идентификации состояния исправности модуля. Поскольку

    сторожевой таймер микропроцессора используется в МВВ для контроля

    программного обеспечения, то для обнаружения других непредусмотренных

    ситуаций, например, зависание шины, не исправность микропроцессора, -

    используется другой (независимый) сторожевой таймер, реализованный на

    микросхеме MAX705, с периодом от 1,0 до 2,2 секунд.

    Таким образом, длительность цикла текущего встроенного контроля,

    управляемого микропроцессором, должна быть не более одной секунды. Этот

    цикл может включать, например:

    - обработку прерывания INT0 (в случае его возникновения) от схемы контроля

    выходов КЛС,

    - контроль микропроцессора,

    - контроль ОЗУ,

    - контроль 2-х портового ОЗУ,

    - контроль ЭСППЗУ по контрольным суммам,

    - другие виды контроля, в зависимости от наличия свободных ресурсов и

    времени.

    При завершении цикла контроля, если не обнаружено устойчивых отказов,

    микропроцессор записывает в регистр контроля код исправности (отсутствие

    обнаруженных отказов). Этот код распознается логикой, и на вход

    сторожевого таймера подается импульс, предотвращая его срабатывание; при

    этом уровень на выходе сигнала ошибки FLRL остается высоким (неактивным).

    Если же сторожевой таймер сработал или в регистр контроля был записан

    другой код, отличный от кода исправности, то на системный разъем МВВ

    выдается сигнал ошибки: низкий уровень FLRL*.

    Одиночные сбои регистрируются записью соответствующей информации в

    ЭСППЗУ, область от 60000h до 6FFFFh.

    Необходимо вести учет ресурсов ЭСППЗУ всех типов по количеству циклов

    программирования с записью соответствующих данных в ЭСППЗУ. Анализ

    ресурсов производится в процессе расширенного встроенного контроля,

    который запускается при включении питания или по вызову оператора.

    Страницы: 1, 2, 3


    Приглашения

    09.12.2013 - 16.12.2013

    Международный конкурс хореографического искусства в рамках Международного фестиваля искусств «РОЖДЕСТВЕНСКАЯ АНДОРРА»

    09.12.2013 - 16.12.2013

    Международный конкурс хорового искусства в АНДОРРЕ «РОЖДЕСТВЕНСКАЯ АНДОРРА»




    Copyright © 2012 г.
    При использовании материалов - ссылка на сайт обязательна.